R&S UPV Bedienungsanleitung Seite 449

®
R&S UPV
"1 bit"
"1 Slot"
"Square"
"Value"
Fernsteuerbefehl:
INPut<n1>:FWIDth
INPut<n1>:FWIDth:VALue
Fsync Offset
Bestimmt die Verschiebung des Fsync-Pulses bezüglich des Referenzpunktes (Beginn
des ersten Slots).
Wertebereich: -Slot Length...+Slot Length-1
Fernsteuerbefehl:
INPut<n1>:FOFFset
Fsync Slope
Polarität des FSYNC-Pulses
"Rising"
"Falling"
Fernsteuerbefehl:
INPut<n1>:FSLope
BClk Slope
Polarität des Bitclocks (BClk)
"Rising"
Bedienhandbuch 1146.2084.31 ─ 13
Der FSYNC-Puls hat die Länge von einem Datenbit (1 SCK Periode)
FSYNC hat die Länge eines Audioslots (= Slot Length)
FSYNC-Puls hat die Form eines symmetrischen Rechtecks. Bei
ungerader Anzahl von Bitclock (BClk) Takten ist die high Phase um
einen Takt länger als die low Phase (bei Fsync Slope = Rising)
Die Länge FSYNC entspricht dem numerischen Wert in Datenbits (1
BClk Periode).
Wertebereich: 1... (Slot Length*No of Slots)-1
auf Seite 926
auf Seite 926
auf Seite 925
Der FSYNC-Puls beginnt mit einer positiven Flanke.
Der FSYNC-Puls beginnt mit einer negativen Flanke.
auf Seite 923
Die Abtastung von RX_FSYNC_IN, RX_DATA1, RX_DATA2,
RX_DATA3 und RX_DATA4 bzw. die Ausgabe des Signals
RX_FSYNC_OUT erfolgt mit steigender Bitclockflanke (das Bitclock-
Signal, auf welches diese Einstellung Bezug nimmt ist dabei entwe-
der RX_BClk_IN wenn der Analyzer als Slave betrieben wird, bzw.
RX_BClk_OUT, falls der Analyzer von intern getaktet wird).
Gerätefunktionen
USI 8 Channel Analyzer konfigurieren
439