R&S UPV Bedienungsanleitung Seite 436

®
R&S UPV
"Falling"
Fernsteuerbefehl:
INPut<n1>:BSLope
MClk Ratio
Verhältnis zwischen Masterclock (MCLK) und FrameSync (FSYNC).
Wertebereich: 16 ... 768 (max. 110,592 MHz)
Fernsteuerbefehl:
INPut<n1>:MRATio
Sampling Del
Dieser Parameter ermöglicht eine zeitliche Verschiebung des Abtastzeitpunktes der
Eingangssignale RX_FSYNC_IN, RX_DATA1, RX_DATA2, RX_DATA3 und
RX_DATA4 bezüglich des Taktes RX_BCLK_IN oder RX_BCLK_OUT. Positive Werte
verschieben die Abtastung in Richtung eines späteren Zeitpunktes.
Dieses Feature findet vor allem dann Verwendung, wenn bei hohen Frequenzen TCO
Delays, sprich Antwortzeiten eines im Slave-Modus betriebenen Device under Tests,
die Größenordnung einer Bitclock-Periode erreichen. Um Bitshifts bei der Auswertung
im Analyzer auszugleichen, können diese Verzögerungszeiten durch einen zeitlich
späteren Abtastzeitpunkt kompensiert werden.
Wertebereich: -10 ... +10 ns
Fernsteuerbefehl:
INPut<n1>:SDELay
Logic Voltage
Einstellung der I/O-Spannung des Analyzers. Umstellen des Spannungspegels veran-
lasst ein Neuladen der Probe.
"0.9 Volt"
"1.2 Volt"
"1.8 Volt"
Bedienhandbuch 1146.2084.31 ─ 13
Die Signale RX_FSYNC_IN, RX_DATA1, RX_DATA2, RX_DATA3
und RX_DATA4 werden mit fallender Bitclockflanke (RX_BCLK_IN,
falls Analyzer extern synchronisiert wird bzw. RX_BCLK_OUT bei
interner Synchronisation) eingetaktet. Der im Master-Mode erzeugte
FramyeSync (RX_FSYNC_OUT) ändert sich jedoch mit steigender
Bitclockflanke (RX_BCLK_OUT).
auf Seite 925
auf Seite 927
auf Seite 927
I/O-Spannung 0.9 Volt CMOS
I/O-Spannung 1.2 Volt CMOS
I/O-Spannung 1.8 Volt CMOS
USI Dual Channel Analyzer konfigurieren
Gerätefunktionen
426