Schaltungsbeschreibung; Der Prozessorteil; Blockschaltbild Des Ptc-Ii - SCS PTC-II Handbuch

DC
8...20V DC
DC
Packet-Radio-Modem 2
(optional)
Packet-Radio-Modem 1
(optional)
VHF/UHF
Transceiver
Clock
RTC72423
5V
Backup
Management

15.1 Der Prozessorteil

Der SCS-PTC-II wurde als 32-Bit-Prozessorsystem entworfen, welches den Kommuni-
kationsprozessor MC68360 QUICC
32-Bit-Kern, ähnlich der bekannten 68020-CPU, die in vielen Hochleistungsrechnern ver-
wendet wird, zusammen mit vier unabhängig programmierbaren seriellen Kommunikati-
ons-Ports, den sogenannten SCCs. Zwei dieser SCCs dienen als Schnittstelle zu den Packet-
Radio-Modems und sind in der Lage, das HDLC-Protokoll inklusive CRC-Berechnung völ-
lig selbständig zu bewältigen.
Ein weiterer SCC bedient die RS232-Schnittstelle zum Terminal. Diesem ist noch ein
RS232-Interface-Baustein des Typs MAX207 vorgeschaltet, der die Schnittstellenpegel er-
zeugt und als Puffer dient. Die serielle Schnittstelle ist vollständig implementiert und besitzt
alle Handshake-Leitungen. Die Baudrate zum Terminal (maximal 115 kBaud) wird auto-
matisch erkannt und muß daher nicht eingestellt werden.
1
QUad Integrated Communications Controller
Remote
RS232
5V
RS232 Transceiver
Interface Interface
SCC 3 SCC 4
SCC 2
QUICC
68360
SCC 1 Address
DATA DATA DATA DATA
D0.....7 D8...15 D16..23 D24..31
SRAM SRAM SRAM SRAM SRAM
1 2 3 4
Dynamic RAM (optional)
1...32MB
Abbildung 15.1: Blockschaltbild des PTC-II
1
von Motorola als Herzstück besitzt. Er enthält einen

Schaltungsbeschreibung

PACTOR-II
Driver
Display-Board
DSP
56156
FLASH
Memory
Program Data
RAM RAM
Kapitel 15
BUFFER
AUDIO
HF
Transceiver
209