Rs-Flip-Flop, Master - BONFIGLIOLI Agile Anwendungshandbuch

4.4.2

[110] RS-Flip-Flop, Master

Typ
b Set-Eingang
I1
I2 b Reset-Eingang
I3 b Master Set-Eingang
b Master Reset-Eingang
I4
Beschreibung:
Die Eingänge der Anweisung sind die zugewiesenen Signalquellen.
TRUE am Set-Eingang setzt den Ausgang auf TRUE. TRUE am Reset-Eingang setzt den Ausgang
auf FALSE. Liegt an beiden Eingängen FALSE, wird das Ausgangssignal auf dem letzten Zustand
gehalten.
TRUE am Master Set-Eingang setzt den Ausgang auf TRUE. TRUE am Master Reset-Eingang
setzt den Ausgang auf FALSE.
Vorrang:
Master Reset (höchste Priorität)
Master Set
Reset
Set (niedrigste Priorität)
Über den Ausgangspuffer ist das Ausgangssignal global verfügbar.
Der Master Set und Master Reset sind zu der Funktion parallel geschaltet und verändern den
Zustand der Funktion ab dem Zeitpunkt zu dem das Signal anliegt.
Setzen:
Speichern:
Rücksetzen:
Aus:
Master-Set:
Master-Reset:
08/10
08/10
Funktion Typ
b
O1
O2 b
P1
P2
RS-Flip-Flop, Master
Bei TRUE am S-Eingang wird der Ausgang auf TRUE gesetzt.
Liegt an allen Eingängen FALSE, so bleibt der Ausgang unverändert.
Liegt am R-Eingang TRUE, wird der Ausgang auf FALSE gesetzt.
Werden beide Eingänge auf TRUE gesetzt, ist der Ausgang FALSE.
MS, Ausgang TRUE setzen.
MR, Ausgang FALSE setzen (CLR).
Funktion
Ausgang O1
Negierter Ausgang O2 =
O1
S R MS MR Q
x x X 1 0
X X 1 0 1
0 0 0 0 Q
n-1
0 1 0 0 0
1 0 0 0 1
1 1 0 0 0
SPS / VPLC
SPS / VPLC
O 1
Zustand
Aus (Master)
Ein (Master)
Halten (Hold)
Löschen (Reset)
Setzen (Set)
Aus
53
53