Zu Beispiel 1):
5.11.6 [211] Bit arithmetischer Shift rechts
Typ
%
Eingangswert 1
I1
-
-
I2
I3
b
Master Set
I4
b
Master Reset
Beschreibung:
Der Eingangswert an I1 wird um die Anzahl der Verschiebungen (P2) bitweise nach rechts ge-
schoben. Das höchstwertige Bit (Vorzeichenbit) bleibt stehen.
Master Set setzt alle Bits des Ausgangswerts (Ausgang = 0xFFFF).
Master Reset löscht alle Bits des Ausgangswerts (Ausgang = 0x0000).
Beispiel
1)
1: Eine Verschiebung
2)
4: Vier Verschiebungen
3)
8: Acht Verschiebungen
Zu Beispiel 1):
5.11.7 [212] Bit Shift links
Typ
I1
%
Eingangswert 1
-
-
I2
b
Master Set
I3
b
Master Reset
I4
Beschreibung:
Der Eingangswert an I1 wird um die Anzahl der Verschiebungen (P2) bitweise nach links ge-
schoben. Rechts wird mit Nullen aufgefüllt.
Master Set setzt alle Bits des Ausgangswerts (Ausgang = 0xFFFF).
Master Reset löscht alle Bits des Ausgangswerts (Ausgang = 0x0000).
Beispiel
1)
1: Eine Verschiebung
2)
4: Vier Verschiebungen
3)
8: Acht Verschiebungen
08/10
08/10
Funktion
O1
O2
P1
P2
P2
0xF00F
0x00FF
0xFF00
Funktion
O1
O2
P1
P2
P2
0xF00F
0x00FF
0xFF00
Typ
Funktion
I1 um P2 bitweise verschoben,
%
Vorzeichenbit bleibt stehen
%
invertierter Ausgang
-
-
i
Anzahl der Verschiebungen
I1
O1
0xF807
0x07F8
0x000F
0xFFF0
0xFFFF
0x0000
Typ
Funktion
%
I1 um P2 bitweise verschoben
%
invertierter Ausgang
-
-
i
Anzahl der Verschiebungen
I1
O1
O2
0xE01E
0x1FI1
0x0FF0
0xF00F
0x0000
0xFFFF
SPS / VPLC
SPS / VPLC
O2
133
133