Kommunikationsstatus Der Cpu - B&R X20 System Anwenderhandbuch

Zusätzliche Informationen
nextCBPos
Mit diesem Bit wird angezeigt, an welcher Position das nächste Controlbyte zu erwarten ist. Diese Information ist
vor allem bei Anwendung der Option "MultiSegmentMTU" wichtig.
Bei der Flatstream-Kommunikation mit MultiSegmentMTUs ist das nächste Controlbyte nicht mehr auf dem ersten
Rx-Byte der darauffolgenden MTU zu erwarten, sondern wird direkt im Anschluss an das Segment übertragen.
MessageEndBit
Das "MessageEndBit" wird gesetzt, wenn das folgende Segment eine Nachricht abschließt. Die Mitteilung ist voll-
ständig übertragen und kann weiterverarbeitet werden.
Information:
In Output-Richtung muss dieses Bit auch dann gesetzt werden, wenn ein einzelnes Segment ausreicht,
um die vollständige Nachricht aufzunehmen. Das Modul verarbeitet eine Mitteilung intern nur, wenn
diese Kennzeichnung vorgenommen wurde.
Die Größe einer übertragenen Mitteilung lässt sich berechnen, wenn alle Segmentlängen der Nachricht
addiert werden.
Flatstream-Formel zur Berechnung der Nachrichtenlänge:
Nachricht [Byte] = Segmentlängen (aller CBs ohne ME) + Segmentlänge (des ersten CB mit ME)

12.8.4.2.4 Kommunikationsstatus der CPU

Name:
OutputSequence
Das Register "OutputSequence" enthält Informationen über den Kommunikationsstatus der CPU. Es wird von der
CPU geschrieben und vom Modul gelesen.
Datentyp Werte
USINT Siehe Bitstruktur
Bitstruktur:
Bit Bezeichnung
0 - 2 OutputSequenceCounter
3 OutputSyncBit
4 - 6 InputSequenceAck
7 InputSyncAck
OutputSequenceCounter
Der OutputSequenceCounter ist ein umlaufender Zähler der Sequenzen, die von der CPU abgeschickt wurden.
Über den OutputSequenceCounter weist die CPU das Modul an, eine Sequenz zu übernehmen (zu diesem Zeit-
punkt muss die Output-Richtung synchronisiert sein).
OutputSyncBit
Mit dem OutputSyncBit versucht die CPU den Output-Kanal zu synchronisieren.
InputSequenceAck
Der InputSequenceAck dient zur Bestätigung. Der Wert des InputSequenceCounters wird darin gespiegelt, wenn
die CPU eine Sequenz erfolgreich empfangen hat.
InputSyncAck
Das Bit InputSyncAck bestätigt dem Modul die Synchronität des Input-Kanals. Die CPU zeigt damit an, dass sie
bereit ist, Daten zu empfangen.
236
Wert Information
0 - 7 Zähler der in Output abgesetzten Sequenzen
0 Output-Richtung deaktiviert (disable)
1 Output-Richtung aktiviert (enable)
0 - 7 Spiegel des InputSequenceCounters
0 Input-Richtung nicht bereit (disable)
1 Input-Richtung bereit (enable)
X20 System Anwenderhandbuch 4.00
CB Controlbyte
ME MessageEndBit