Beziehung Zwischen Output- Und Inputsequence - B&R X20 System Anwenderhandbuch

Zusätzliche Informationen

12.8.4.2.6 Beziehung zwischen Output- und InputSequence

0 - 2
3
4 - 6
7
Die Register "OutputSequence"
wird der Gegenstelle signalisiert, ob ein Kanal geöffnet werden soll bzw. ob Daten übernommen werden können.
Der High-Teil dient zur Bestätigung, wenn die geforderte Aktion erfolgreich ausgeführt wurde.
SyncBit und SyncAck
Wenn das SyncBit und das SyncAck einer Kommunikationsrichtung gesetzt sind, gilt der Kanal als "synchronisiert",
das heißt, es können Nachrichten in diese Richtung versendet werden. Das Statusbit der Gegenstelle muss zy-
klisch überprüft werden. Falls das SyncAck zurückgesetzt wurde, muss das eigene SyncBit angepasst werden.
Bevor neue Daten übertragen werden können, muss der Kanal resynchronisiert werden.
SequenceCounter und SequenceAck
Die Kommunikationspartner prüfen zyklisch, ob sich das Low-Nibble der Gegenstelle ändert. Wenn ein Kommuni-
kationspartner eine neue Sequenz vollständig auf die MTU geschrieben hat, erhöht er seinen SequenceCounter.
Daraufhin übernimmt der Empfänger die aktuelle Sequenz und bestätigt den erfolgreichen Empfang per Sequen-
ceAck. Auf diese Weise wird ein Handshake-Verfahren initiiert.
Information:
Bei einer Unterbrechung der Kommunikation werden Segmente von unvollständig übermittelten Mit-
teilungen verworfen. Alle fertig übertragenen Nachrichten werden bearbeitet.
238
Outputsequenz
Kommunikationstatus der CPU
OutputSequenceCounter
OutputSyncBit
InputSequenceAck
InputSyncAck
Abbildung 38: Zusammenhang zwischen Output- und InputSequence
und "InputSequence"
Inputsequenz
Kommunikationstatus des Moduls
0 - 2 InputSequenceCounter
Überkreuzt 3
Handshake 4 - 6 OutputSequenceAck
7
sind logisch aus 2 Halb-Bytes aufgebaut. Über den Low-Teil
InputSyncBit
OutputSyncAck
X20 System Anwenderhandbuch 4.00