Beschreibung Der Statusregister; Status Byte (Stb) Und Service-Request-Enable-Register (Sre); Tabelle 3-15 Bedeutung Der Benutzten Bits Im Status-Byte - Rohde & Schwarz NRT Betriebshandbuch

NRT
3.7.3

Beschreibung der Statusregister

3.7.3.1

Status Byte (STB) und Service-Request-Enable-Register (SRE)

Das STB ist bereits in IEEE 488.2 definiert. Es gibt einen groben Überblick über den Zustand des Ge-
rätes, indem es als Sammelbecken für die Informationen der anderen, untergeordneten Register dient.
Es ist also mit dem CONDition-Teil eines SCPI-Registers vergleichbar und nimmt
SCPI-Hierachie die höchste Ebene ein. Es stellt insofern eine Besonderheit dar, als daß das Bit 6 als
Summen-Bit der übrigen Bits des Status Bytes wirkt.
Das Status Byte wird mit dem Befehl *STB? oder einem "Serial Poll" ausgelesen.
Zum STB gehört das SRE. Es entspricht in seiner Funktion dem ENABle-Teil der SCPI-Register. Jedem
Bit des STB ist ein Bit im SRE zugeordnet. Das Bit 6 des SRE wird ignoriert. Wenn im SRE ein Bit ge-
setzt ist, und das zugehörige Bit im STB von 0 nach 1 wechselt, wird ein Service Request (SRQ) auf
dem IEC-Bus erzeugt, der beim Controller einen Interrupt auslöst, falls dieser entsprechend konfiguriert
ist, und dort weiterverarbeitet werden kann.
Das SRE kann mit dem Befehl *SRE gesetzt und mit *SRE? ausgelesen werden.
Tabelle 3-15 Bedeutung der benutzten Bits im Status-Byte
Bit-Nr Bedeutung
2 Error Queue not empty
Das Bit wird gesetzt, wenn die Error-Queue einen Eintrag erhält.
Wird dieses Bit durch das SRE freigegeben, erzeugt jeder Eintrag der Error-Queue einen Service Request. Da-
durch kann ein Fehler erkannt und durch eine Abfrage der Error Queue genauer spezifiziert werden. Die Abfrage
liefert eine aussagekräftige Fehlermeldung. Diese Vorgehensweise ist zu empfehlen, da es die Probleme bei
der IEC-Bus-Steuerung beträchtlich reduziert.
3
QUEStionable-Status-Sumenbit
Das Bit wird gesetzt, wenn im QUEStionable-Status-Register ein EVENt-Bit gesetzt wird und das zugehörige
ENABle Bit auf 1 gesetzt ist.
Ein gesetztes Bit weist auf einen fragwürdigen Gerätezustand hin, der durch eine Abfrage des QUEStionable-
Status-Registers näher spezifiziert werden kann.
4 MAV-Bit (Message available)
Das Bit ist gesetzt, wenn im Ausgabepuffer eine Nachricht vorhanden ist, die gelesen werden kann.
Dieses Bit kann dazu verwendet werden, das Einlesen von Daten vom Gerät in den Controller zu automatisieren
(siehe Anhang D, Programmbeispiele)
5
ESB-Bit
Summen-Bit des Event-Status-Registers. Es wird gesetzt, wenn eines der Bits im Event-Status-Register gesetzt
und im Event-Status-Enable-Register freigegeben ist.
Ein Setzen dieses Bits weist auf einen schwerwiegenden Fehler hin, der durch die Abfrage des Event-Status-
Registers näher spezifiziert werden kann.
6
MSS-Bit (Master-Status-Summary-Bit)
Dieses Bit ist gesetzt, wenn das Gerät eine Service Request auslöst. Das ist dann der Fall, wenn eines der an-
deren Bits dieses Registers zusammen mit seinem Maskenbit im Service-Request-Enable-Register SRE gesetzt
ist.
7 OPERation-Status-Register-Summenbit
Das Bit wird gesetzt, wenn im OPERation-Status-Register ein EVENt-Bit gesetzt wird und das zugehörige ENA-
Ble-Bit auf ein 1 gesetzt ist.
Ein gesetztes Bit weist darauf hin, daß, das Gerät gerade eine Aktion durchführt. Die Art der Aktion kann durch
eine Abfrage des OPERation-Status-Registers in Erfahrung gebracht werden.
1080.9506.02
Status-Reporting-System
3.53
innerhalb der
D-6