Inhaltsverzeichnis
Werbung
Kapitel 1
Technische Beschreibung
Die Elektronik der ZBG 946 ist auf zwei Leiterplatten im Doppeleuropaformat untergebracht, die
in Sandwichbauweise aufgebaut sind. Zwei 64polige Messerleisten der Bauart "Reihe
2",
die sich
auf der Grundplatte befinden, verbinden die ZBG mit dem S5-Bus und dem S5-Lokalbus im Bau-
gruppenträger. Die Frontplattenbreite beträgt 2213 Standard-Einbauplätze (SEP). Zur Bedienung
und zur Anzeige von Betriebsarten und von Fehlern sind auf der Frontplatte Schalter, Taster
sowie LEDs angebracht.
Die Elektronik der ZBG 947 ist auf einer Leiterplatte im Doppeleuropaformat untergebracht. Die
Verbindung zum S5-Lokalbus erfolgt über zwei 64polige Messerleisten der Bauart "Reihe 2".
Über einen 15poligen Frontstecker in der Frontplatte der ZBG 947 können Sie die CPU 9461947
mit einem Programmiergerät, einem Bediengerät (OP) oder mit einer SINEC-Anschaltung
verbinden.
1.3
Struktur
Im folgenden Abschnitt wird die Struktur der CPU 9461947 erläutert.
I
-
P
-
S 5 - B u s ( G l o b a l b u s )
\
I
7'
CPU
,
CP
,
IP
,
PE
- - -
-
-
- - -
- -
' i
I
ZBG 946 (BSU)
I
'
ZBG 947(MAI)
I
ISpeicher-Bq
I
I
!
1 1
355
I
< 3
I
L o k a l b u s
20 Adreßbi
i
16
Datenbi
I
L ' \
L \
L \
I\
4
serielle Schnittstelle
zumPG
I
- 1
AdreßeinkeiVASIC
1
-
- - -
- - -
- .
. -
I I-
- - -
- -
Bild
7 . 1
Blockschaltbild der CPU 9461947 mit optioneiler Speicherbaugruppe 355
1 - 2
CPU 9461947, C79000-B8500-C532-06
-
- -
-Ir--
I
I
---I
I
K2'
1
-
I
Basis mit ASlCs
max.3
R A M -
undloder
EPROM-
Module
I
I
I
I
Betriebs-
EPROM
A n w e n d e r -
S p e i c h e r -
1
1
E K B y l e
1
)
I
g w p e
I
Anwender-
1
speicher
I
ldiD
I
'
max. 2 Bau-
I
pro
I '
1 1
1 1
I '
I
Steuereinheit
Mikmprozessor 80186
M i k r o p r o g r a m m -
und
H ~ L ~ F F
MUART
8256
Steuerung
..W..
. . .
/
I
gnippen
1
4
I I
(optioneii)
1
I
I
I
I
I
1
I
I 1
I
Werbung
Kapitel
Inhaltsverzeichnis
