Anmelden
Hochladen
Anleitungen
Marken
Siemens Anleitungen
Controller
ERTEC 200
Siemens ERTEC 200 Handbücher
Anleitungen und Benutzerhandbücher für Siemens ERTEC 200. Wir haben
1
Siemens ERTEC 200 Anleitung zum kostenlosen PDF-Download zur Verfügung: Handbuch
Siemens ERTEC 200 Handbuch (96 Seiten)
Enhanced Real-Time Ethernet Controller
Marke:
Siemens
| Kategorie:
Controller
Inhaltsverzeichnis
Technischer Ansprechpartner für USA
4
Inhaltsverzeichnis
5
1 Einleitung
8
Ausgabestände
8
Einsatzgebiete des ERTEC 200
8
Features des ERTEC 200
8
Abbildung 1: ERTEC 200-Block-Diagramm
9
Aufbau des ERTEC 200
9
Abbildung 2: ERTEC 200-Gehäusebeschreibung
10
Gehäuse des ERTEC 200
10
Signal-Funktions-Beschreibung
11
GPIO 0-31 und Alternative Funktionen
11
Bemerkung
11
JTAG und Debug
12
Trace-Port
12
Clock und Reset
13
Test-Pins
13
EMIF (External Memory Interface)
13
LBU, MII-Interface oder ETM-Trace-Interface
15
Funktion
15
Ethernet PHY1 und PHY2
17
Stromversorgung
18
Tabelle 1: ERTEC 200 Pinbelegung und Signalbeschreibung
18
Signalbeschreibung
19
2 ARM946E-S Prozessor
20
Aufbau des ARM946E-S
20
Abbildung 3: Aufbau ARM946E-S Prozessorsystem
20
Beschreibung des ARM946E-S
21
Arbeitsfrequenz des ARM946E-S
21
Cache-Struktur des ARM946E-S
21
Tightly Coupled Memory (TCM)
21
Memory Protection Unit (MPU)
22
Bus-Interface des ARM946E-S
22
ARM946E-S Embedded Trace Macrocell (ETM9)
22
ARM-Interrupt-Controller (ICU)
22
Priorisierung der Interrupts
23
Triggermodi
23
Maskierung der Interrupt-Eingänge
23
Software-Interrupts für IRQ
23
Nested Interrupt Struktur
23
EOI End-Of-Interrupt
23
IRQ-Interrupt-Quellen
24
Tabelle 2: Übersicht IRQ-Interrupts
24
FIQ-Interrupt-Quellen
24
Tabelle 3: Übersicht FIQ-Interrupts
24
Anmerkung
24
IRQ-Interrupts als FIQ-Interrupt-Quellen
25
2.9.10 Interrupt-Control-Register
25
2.9.11 ICU-Register Beschreibung
26
Tabelle 4: Übersicht Interrupt-Control-Register
26
2.10 ARM946E-S - Register
30
Tabelle 5: CP15 Register - Übersicht
30
Beschreibung
30
3 Bussystem des ERTEC 200
31
Kommunikationsbus „Multi-Layer AHB
31
AHB-Arbiter
31
AHB-Master-Slave-Kopplung
31
Peripheriebus APB
31
Tabelle 6: Übersicht AHB-Master-Slave Zugriffe
31
4 Peripherie am APB-Bus
32
Boot-Rom
32
Tabelle 7: Zugriffsart und Datenbreite der Peripherie
32
Booten von Externem ROM
33
Booten über LBU
33
Booten über SPI
33
Booten über UART
33
Memory-Swapping
33
Tabelle 8: Auswahl der Downloadquelle
33
General Purpose IO (GPIO)
34
Abbildung 4: GPIO Zelle am GPIO-Port [31:0] des ERTEC 200
34
Adressbelegung GPIO-Register
35
Default: Portbelegung
35
GPIO-Register Beschreibung
35
Tabelle 9: Übersicht GPIO-Register
35
Timer 0/1/2
37
Timer 0 und 1
37
Timer 0/1 - Interrupts
38
Timer 0/1 - Vorteiler
38
Kaskadierung der Timer 0/1
38
Timer 2
38
Adressbelegung Timer-Register
39
Timer-Register Beschreibung
39
Tabelle 10: Übersicht Timer-Register
39
F - Timer Funktion
42
Abbildung 5: Blockschaltbild des F-Counter
42
Adressbelegung F-Timer-Register
43
F-Timer-Register Beschreibung
43
Tabelle 11: Übersicht F-Timer-Register
43
Watchdog-Timer 0
44
Watchdog-Timer 1
44
Watchdog-Interrupt
44
Wdout0_N
44
Wdout1_N
44
Abbildung 6: Watchdog-Timing
44
Watchdog-Register
45
Adressbelegung Watchdog-Register
45
Register-Name Offsetadresse Adressbereich
45
Tabelle 12: Übersicht WD-Register
45
Watchdog-Register Beschreibung
45
UART-Schnittstelle
47
Abbildung 7: Blockschaltbild UART
47
Adressbelegung UART-Register
48
Tabelle 13: Baudraten UART bei FBB UARTCLKBB =50 Mhz
48
Tabelle 14: Übersicht UART-Register
48
UART-Register Beschreibung
49
Synchrones Interface SPI
53
Abbildung 8: Blockschaltbild SPI
53
Adressbelegung SPI-Register
54
Tabelle 15: Übersicht SPI-Register
54
SPI-Register Beschreibung
55
System-Control-Register
57
Adressbelegung System-Control-Register
57
System-Control-Register Beschreibung
58
Tabelle 16: Übersicht System-Control-Register
58
5 Allgemeine Hardware Funktionen
63
Takterzeugung und Taktversorgung
63
Taktversorgung IM ERTEC 200
63
Tabelle 17: Übersicht Takte des ERTEC 200
63
Taktversorgung JTAG
64
Taktversorgung Phys und Ethernet-Macs
64
Abbildung 9: Taktgenerierung IM ERTEC 200
64
Resetlogik des ERTEC 200
65
Poweron-Reset
65
Abbildung 10: Taktversorgung der Ethernetanschaltung
65
Abbildung 11: Hochlaufphase der PLL
65
Hardware-Reset
66
Watchdog-Reset
66
Software-Reset
66
IRT-Switch-Reset
66
Adressraum- und Quittungsverzug- Überwachung
67
AHB-Bus Überwachung
67
APB-Bus Überwachung
67
EMIF Überwachung
67
Konfigurationsmöglichkeiten am ERTEC 200
67
Tabelle 18: Konfigurationen für ERTEC 200
68
6 External Memory Interface (EMIF)
69
Adressbelegung EMIF-Register
70
EMIF-Register Beschreibung
70
Tabelle 19: Übersicht EMIF-Register
70
Programmiervorschrift für EMIF-Register
73
7 Local Bus Unit (LBU)
74
Page-Range-Einstellung
75
Page-Offset-Einstellung
75
Tabelle 20: Einstellung Verschiedener Pagegrößen
75
Tabelle 21: Einstellung Verschiedener Offsetbereiche
75
LBU-Adressmapping
76
Abbildung 12: Verschaltung der Adressen zwischen Host und ERTEC 200-LBU
76
Tabelle 22: Adress-Mapping aus Sicht eines Externen Host-Prozessors am LBU-Port
76
Page-Control-Einstellung
77
Host-Zugriffe auf den ERTEC 200
77
Tabelle 23: Aufstellung der Zugriffe auf Adressbereiche von ERTEC 200
77
Tabelle 24: Hostzugriffe auf Adressbereiche von ERTEC 200
77
Abbildung 13: LBU-Read-Sequenz bei Separater RD-/WR-Leitung
78
LBU Read zum ERTEC200 mit Separater Read-/Writeleitung (Ready Low Aktiv)
78
Tabelle 25: Timing für LBU-Lesezugriffe mit Separater Read-/Writeleitung
78
Abbildung 14: LBU-Write-Sequenz bei Separater RD-/WR-Leitung
79
LBU Write zum ERTEC200 mit Separater Read-/Writeleitung (Ready Low Aktiv)
79
Tabelle 26: Timing für LBU-Schreibzugriffe mit Separater Read-/Writeleitung
79
Abbildung 15: LBU-Read-Sequenz bei Gemeinsamer RD-/WR-Leitung
80
LBU Read zum ERTEC200 mit Gemeinsamer Read-/Writeleitung (Ready Low Aktiv)
80
Tabelle 27: Timing für LBU-Readzugriffe mit Gemeinsamer Read-/Writeleitung
80
LBU Write zum ERTEC200 mit Gemeinsamer Read-/Writeleitung (Ready Low Aktiv)
81
Host Interrupt Handling
81
Abbildung 16: LBU-Write-Sequenz bei Gemeinsamer RD-/WR-Leitung
81
Tabelle 28: Timing für LBU-Schreibzugriffe mit Gemeinsamer Read-/Writeleitung
81
Adressbelegung LBU-Register
82
LBU-Register Beschreibung
82
Tabelle 29: Übersicht LBU-Register
82
8 DMA-Controller
84
Tabelle 30: DMA-Transfermodi
84
Tabelle 31: Peripherie-Synchronisationssignale
84
Adressbelegung DMA-Register
85
DMA-Register Beschreibung
85
Tabelle 32: Übersicht DMA-Register
85
9 Multiport Ethernet PHY
87
10 Speicherbeschreibung
90
Speicheraufteilung des ERTEC 200
90
Tabelle 33: Aufteilung der Speicherbereiche
90
10.2 Detaillierte Speicherbeschreibung
91
Größe Adressbereich
92
Tabelle 34: Detaillierte Beschreibung der Speichersegmente
92
11 Test und Debugging
93
11.1 Embedded Trace Macrocell ETM9
93
11.1.1 Tracemodi
93
11.1.2 Features des ETM9-Modul
93
11.1.3 ETM9 - Register
93
11.2 Trace - Interface
94
11.3 JTAG - Schnittstelle
94
11.4 Debugging über UART
94
Tabelle 35: Steckerbelegung JTAG-Schnittstelle
94
12 Sonstiges
95
12.1 Abkürzungen/ Begriffsverzeichnis
95
Verwandte Produkte
Siemens simatic et 200sp
Siemens SIPROTEC E50417-H1100-C151-B7
Siemens ET 200M
Siemens EX30
Siemens SIPLUS ECC1000
Siemens ERTEC 400
Siemens er 17153
Siemens ER6A PH4 Serie
Siemens ER 33022 EU
Siemens ER39553EU
Siemens Kategorien
Geschirrspüler
Waschmaschinen
Steuergeräte
Backöfen
Industrielle Ausrüstung
Weitere Siemens Anleitungen
Anmelden
Anmelden
ODER
Mit Facebook anmelden
Mit Google anmelden
Anleitung hochladen
Von PC hochladen
Von URL hochladen