Inhaltsverzeichnis
Werbung
Bilder
Kap
.
1
1.1. Typische Anlagenstruktur AG SS-155U
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1-2
1.2. Blockschaltbild einer CPU irn AG 55-1 55U (Mehrprozessorbetrieb)
. . . . . . . . . . . . .
1-5
Kap
.
2
2.1. Darstellungsarten der Programmiersprache STEP 5
. . . . . . . . . . . . . . . . . . . . . . . . . .
2-2
2.2. Ablage der Bausteine in den Programmspeicher
............................
2-11
2.4: Bausteinaufrufe. die die Bearbeitung eines Programmbausteins
freigeben
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-14
2.5. Aufbau eines Funktionsbausteins (FBIFX)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-19
2.6. Aufruf und Parametrierung eines Funktionsbausteins
. . . . . . . . . . . . . . . . . . . . . .
2-26
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7. Aufbau eines Datenbausteins
2-31
2.10. Gültigkeitsbereich eines aufgeschlagenen Datenbausteins
. . . . . . . . . . . . . . . . . .
2-34
Kap
.
3
3.1 : Baustein-Schachtelungstiefe und BSTACK (Beispiel)
. . . . . . . . . . . . . . . . . . . . . . . . .
3-5
3.2. Zyklische Programmbearbeitung
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-7
3.3. Semaphore setzenifreigeben im Mehrprozessorbetrieb
. . . . . . . . . . . . . . . . . . . . .
3-65
Kap
.
4
4.1. Ubersicht über die Betriebszustände und Programmbearbeitungsebenen
.....
4-2
4.2. Abbild der unterbrochenen Ebenen
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-4
4.3. Programmbearbeitung nach Netz-Ein
......................................
4-6
4.4. Programmbearbeitung nach Zyklusunterbrechung
..........................
4-7
Kap
.
7
7.1 :
Aufbau des Datenbausteins DX
0
..........................................
7-2
Kap
.
8
8.1 : Adreßraumaufteilung in der CPU 9461947
..................................
8-2
8.2. Adreßraumaufteilung System-RAM
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-4
8.3. Adreßraumaufteilung Peripherie (8 Bits)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-5
8.4. Adreßraurnaufteilung für PeripheriefProgrammierung
.......................
8-6
8.5. Ablage der Bausteine im Speicher (Beispiel)
..................................
8-9
Kap
.
10
10.1. Busbelegung im Mehrprozessorbetrieb
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-6
Tabellen
4.1 : LEDs auf der Frontplatte im weichen Stopp
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-8
4.2. LEDs auf der Frontplatte im harten Stopp
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-11
4.3. LEDsauf der Frontplatte der Zentralbaugruppe während des Anlaufs
. . . . . . . .
4-12
4.4. Gegenüberstellung NeustarWiederanlauf
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-16
4.5. Gegenüberstellung Neustart mit Gedächtnis
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-17
4.6. LEDs auf der Frontplatte irn RUN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7. Aufruf der Weckalarm-OB
4-24
Programmieranleitung
C79000-88500-C63703
Werbung
Kapitel
Inhaltsverzeichnis
