Inhaltsverzeichnis
Werbung
2.2
Beschreibung des ARM946E-S
Das Prozessorsystem ARM946E-S ist ein Mitglied der ARM9-Thumb-Familie. Er besitzt einen Prozessor-Kern mit
Harvard-Architektur. Im Unterschied zur normalen ARM9 Familie besitzt der ARM946E-S eine verbesserte V5TE-
Architektur, die einen schnelleren Wechsel zwischen ARM-und Thumb- Code Segmenten zulässt und eine verbesserte
Multiplizierer Struktur besitzt. Zusätzlich besitzt der Prozessor eine integrierte JTAG-Schnittstelle.
2.3
Arbeitsfrequenz des ARM946E-S
Der Prozessor kann entweder mit 50MHz, 100MHz oder 150 MHz betrieben werden. Die Arbeitsfrequenz wird über die
Konfigurations-Pins CONFIG[4] und CONFIG[3] während der Reset-Phase eingestellt. Die Kommunikation mit den
Komponenten des ERTEC 200 erfolgt über den AHB-Bus mit einer Frequenz von 50 MHz.
2.4
Cache-Struktur des ARM946E-S
Folgende Caches sind im ARM946E-S integriert:
8 kByte Instruction-Cache mit Lockfunktion
•
4 kByte Daten-Cache mit Lockfunktion
•
Beide Caches sind „Vier-Wege-Set-Associative"-Cache mit 1kByte Segmenten. Jedes Segment besteht aus 32 Lines mit
32Bytes (8 x 4Bytes). Beim D-Cache sind „Write-Buffer" mit Write-Back-Funktion vorhanden.
Die Lockfunktion ermöglichtes es dem Anwender, die Inhalte der Cache-Segmente zu sperren („LOCK"). Diese Funktion
ermöglicht es den Befehlssatz für schnelle Routinen dauerhaft im Instruction-Cache zu halten. Dieser Mechanismus
kann beim ARM946E-S nur Segmentgranular durchgeführt werden.
Beide Caches sind nach Reset gesperrt. Die Caches können nur freigegeben werden wenn gleichzeitig die „Memory-
Protection-Unit" freigegeben ist.
Durch Setzen von Bit 12 des CP15 – Control – Register kann der I-Cache freigegeben werden.
Durch Setzen von Bit 2 des CP15 – Control – Register kann der D-Cache freigegeben werden.
Bei nicht freigegebenen Cache ist ein Zugriff auf diesen Bereich gesperrt.
Weitere Informationen zum
Weitere Information zur Beschreibung der ARM946-Register sind im Kapitel 2.10 dieses Dokuments nachzulesen.
2.5
Tightly Coupled Memory (TCM)
Im ARM946E-S Prozessor des ERTEC 200 ist ein 4kByte großes Daten-Tightly Coupled Memory (D-TCM)
implementiert. Der Speicher ist nach Reset gesperrt. Das D-TCM kann beliebig in den Adressraum des ARM946E-S
gelegt werden und muß zusammen mit einer Region der Memory-Protection-Unit genutzt werden. Im D-TCM können die
Daten von schnellen Routinen wie z.B. der Isochronregelung platziert werden.
Durch Setzen von Bit 16 des CP15 – Control – Register kann das D-TCM freigegeben werden.
Zusätzlich ist der Adressbereich des D-TCM im Tightly-Coupled Memory Register einzustellen.
Weitere Informationen zum
Weitere Information zur Beschreibung der ARM946-Register sind im Kapitel 2.10 dieses Dokuments nachzulesen.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
Caching
sind im Dokument /1/ Kapitel 3 nachzulesen.
UU
UU
D-TCM
sind im Dokument /1/ Kapitel 5 nachzulesen.
UU
UU
21
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
