Kapitel I
Arbeitsweise und An wendungsbereich
Die STEP 5-Bausteine des Anwenders liegen nicht mehr lückenlos im Speicher. Sie werden
auf sogenannten "Paragraph-Adressen" abgelegt, d.h., die vier niederwertigen Bits der
Adresse betragen immer
"0".
Die dabei entstehenden Lücken werden mit automatisch
generierten Lückenbausteinen gefüllt. Im RAM-Bereich des AG werden die Lückenbausteine
von der integrierten PG-Anschaltung erzeugt, im EPROM-Bereich wird dies vom PG durch-
geführt (PG-Einstellung "WORT/BLOCK").
Operationen mit Absolutadressen laufen anders bzw. sind ersetzt durch neue Operationen.
Betroffen sind die STEP 5-Operationen LIR, TIR und TNW.
Die Bits in der Interrupt-Maske sind anders belegt. Betroffen sind die STEP 5-Operationen
LIM und SIM.
Es entfallen die STEP 5-Operationen AAF, AAS (damit die Anforderungsalarme) und TNB.
Der OB 32 erfaßt jetzt zusätzlich zum Transferfehler (TRAF) auch den Ladefehler. Dies ist
eine Lade-Operation auf einen Datenbaustein, die einen Parameter hat, der größer ist als die
festgelegte tatsächliche Bausteinlänge. Die gemeinsame Fehlermeldung heißt "TLAF".
Die Anfangsadressen der einzelnen Speicher bzw. Speichermodule werden vom Anwender
nicht mehr per Brücken eingestellt. Die Einstellung geschieht bei jedem Neustart automatisch
durch das Systemprogramm.
Die Parity-Überwachung ist auf den Baugruppen integriert und dadurch immer vorhanden.
Die PG-Anschaltung ist integriert und kann auch zentral über den Koordinator betrieben
werden.
Einzelheiten zu den Eigenschaften der möglichen Betriebsarten folgen in Kap.
1.4.