Inhaltsverzeichnis
Werbung
Kapitel
2
Montage und Bedienung
2.3 Datensicherung über Paritybits
Über zwei Paritybits (je ein Bit pro Datenbyte), die in einem pufferbaren statischen RAM
hinterlegt werden, werden alle Datenwörter der Speichermodule gesichert. Die Paritybits werden
beim Urlöschen und für neu gesteckte Module auch bei Neustart der CPU 9461947 automatisch
durch das Systemprogramm generiert. Dies gilt für RAM- und EPROM- Module.
Ein Parity-Fehler wird beim Lesen des Speichers durch Vergleich der neu aus den gelesenen
Daten ermittelten Paritybits mit den abgespeicherten Paritybits erkannt. Bei Ungleichheit wird
über eine spezielle Leitung auf dem Rückwandbus zur CPU der Fehler gemeldet. Gleichzeitig
wird in einem zentralen Fehlerregister (auf der CPU) die Adresse abgespeichert, bei der der erste
Parity-Fehler auftrat.
Über die Steckbrücke X7 (siehe Tabelle
4.1)
oder durch das Systemprogramm über das
Befehlsregister der Speicherbaugruppe 355 können Sie die Parity-Fehlermeldung abschalten.
Nach Stecken der Speicherbaugruppe oder eines Speichermoduls müssen Sie die Paritybits neu
generieren (2.B. durch einen Neustart).
Wichtig
Sprechen Sie EPROM-Module nie mittels Schreiban-
forderung an (per STEP 5-Operationen mit Absolut-
adressen möglich), weil Sie dadurch die Paritybits
überschreiben. Ein anschließendes Lesen unter dieser
Adresse führt zum Parity-Fehler.
Speicherbaugruppe
355. C79000-88500-C382-06
Werbung
Kapitel
Inhaltsverzeichnis
