Siemens SIMATIC S5 CPU 946R Handbuch Seite 130

Technische Beschreibung
Kapitel I
Das Blockschaltbild zeigt Ihnen zwei Bussysteme:
-
S I B u s (Globalbus):
Datenbus (DB) 16 Bit breit
Adreßbus (ADB)
16
Bit breit
-
SSLokalbus:
Lokaler Datenbus (LDB) 16 Bit breit
Lokaler Adreßbus (LAB) 20 Bit breit
Die Bustreiber zwischen dem S5-Lokal- und dem S5-Bus sind auf der ZBG 946 untergebracht.
Über diese Treiber hat die ZBG 947 auch Zugriff auf den SS-Bus.
Der Zugriff der CPU 9461947 auf den SS-Bus ist im Einzelprozessorbetrieb immer möglich. Im
Mehrprozessorbetrieb ist ein Zugriff nur im Zeitscheibenverfahren möglich. Die Buszuteilung
erfolgt durch die Koordinatorbaugruppe (KOR).
Die Hardware-Struktur der CPU 9461947 gliedert sich in zwei große Funktionsblöcke:
-
BIT SLICE UNlT (BSU), die auf der ZBG 946 untergebracht ist
und
-
MEMORY AND INTERFACE (MAI), der auf der ZBG 947 untergebracht ist.
Die ZBG 946 Iäßt sich grob in drei Blöcke gliedern:
-
Steuereinheit
-
Recheneinheit
-
Adreßeinheit
Die ZBG 947 gliedert sich in:
-
Speichereinheit
-
Kommunikationseinheit
Steuereinheit
Diese Einheit steuert die Recheneinheit, die Adreßeinheit und den Datenfluß auf den Bussen. Die
MCS-Operationen werden von dieser Einheit gelesen und zusammen mit den anderen Einheiten
ausgeführt. Alle lnterrupts werden erfaßt und priorisiert.
Die Aktualisierung der Uhrzeit und der Zeitzellen wird ebenfalls von der Steuereinheit durch-
geführt.
CPU 9461947. C790VU-B8500-C532-06