Event-Status-Register (Esr) Und Event-Status-Enable-Register (Ese) - R&S Fpc Benutzerhandbuch

®
R&S FPC
Bit im STB von 0 nach 1 wechselt, wird eine Serviceanfrage (SRQ) erzeugt, die beim
Controller einen Interrupt auslöst, falls dieser entsprechend konfiguriert ist, und dort
weiterverarbeitet werden kann. Das SRE kann mit dem Befehl *SRE gesetzt und mit
dem Befehl *SRE? gelesen werden.
Tabelle 19-4: Bedeutung der Bits im Status Byte
Bitnummer
0 bis 1
2
3
4
5
6
7
19.17.4 Event-Status-Register (ESR) und Event-Status-Enable-Register
(ESE)
Das ESR ist in IEEE 488.2 definiert. Es ist mit dem EVENt-Teil eines SCPI-Registers
vergleichbar. Das Event-Status-Register kann mit dem Befehl *ESR? ausgelesen wer-
den.
Das ESE ist dem ENABle-Teil zugeordnet. Es kann mit dem Befehl *ESE gesetzt und
mit dem Befehl *ESE? ausgelesen werden.
Benutzerhandbuch 1178.4130.03 ─ 11
Bedeutung
Unbenutzt
Fehlerwarteschlange nicht leer
Das Bit wird gesetzt, wenn die Fehlerwarteschlange einen Eintrag erhält. Wird dieses Bit
durch das SRE freigegeben, erzeugt jeder Eintrag der Fehlerwarteschlange einen Ser-
vice Request. Dadurch kann ein Fehler erkannt und durch eine Abfrage der Fehlerwarte-
schlange genauer spezifiziert werden. Die Abfrage liefert eine aussagekräftige Fehler-
meldung. Diese Vorgehensweise ist zu empfehlen, da sie die Probleme bei der Fern-
steuerung erheblich reduziert.
QUEStionable-Status-Summenbit
Das Bit wird gesetzt, wenn im QUEStionable-Status-Register ein EVENt-Bit gesetzt wird
und das zugehörige ENABle Bit auf 1 gesetzt ist.
Ein gesetztes Bit weist auf einen fragwürdigen Gerätezustand hin, der durch eine
Abfrage des QUEStionable-Status-Registers näher spezifiziert werden kann.
MAV-Bit (Message available)
Das Bit ist gesetzt, wenn im Ausgabepuffer eine Nachricht vorhanden ist, die gelesen
werden kann. Dieses Bit kann dazu verwendet werden, das Einlesen von Daten vom
Gerät in den Steuerrechner zu automatisieren.
ESB-Bit
Summen-Bit des Event-Status-Registers. Es wird gesetzt, wenn eines der Bits im Event-
Status-Register gesetzt und im Event-Status-Enable-Register freigegeben ist.
Ist das Bit gesetzt, so weist dies auf einen schwerwiegenden Fehler hin, der durch die
Abfrage des Event-Status-Registers näher spezifiziert werden kann.
MSS-Bit (Master-Status-Summenbit)
Dieses Bit ist gesetzt, wenn das Gerät eine Service Request auslöst. Das ist dann der
Fall, wenn eines der anderen Bits dieses Registers zusammen mit seinem Maskenbit im
Service-Request-Enable-Register SRE gesetzt ist.
OPERation-Status-Register-Summenbit
Das Bit wird gesetzt, wenn im OPERation-Status-Register ein EVENt-Bit gesetzt wird
und das zugehörige ENABle-Bit auf 1 gesetzt ist.
Ein gesetztes Bit weist darauf hin, dass, das Gerät gerade eine Aktion durchführt. Die
Art der Aktion kann durch eine Abfrage des OPERation-Statusregisters ermittelt werden.
Fernsteuerung
Status-Reporting-System
370