JÄGER ADwin-Pro II System- Und Hardware-Beschreibung Seite 216

Pro II: Zusatz- und Schnittstellenmodule
Pro II-SPI-2 Rev. E
212
Im Betriebsmodus Digitalmodul stehen 32 digitale Ein- oder Ausgänge mit
TTL-Pegeln zur Verfügung (wie beim Digitalmodul Pro II-DIO 32-TiCo). Die
Kanäle sind mit
P2_DigProg
umschaltbar. Beachten Sie die entsprechende Hardware- und Software-Doku-
mentation bzw. die Online-Hilfe.
Pro II-SPI-2-D (differentielle Signale)
Im Betriebsmodus Digitalmodul stehen 8 Digitalkanäle mit TTL-Pegeln und 12
differentielle Digitalkanäle zur Verfügung. In den SPI-Modi sind die 8 Digital-
kanäle mit TTL-Pegeln sowie 4 differentielle Digitalkanäle weiter verfügbar.
Die Kanäle mit TTL-Pegeln sind mit
gänge oder Ausgänge umschaltbar. Die differentiellen Digitalkanäle sind mit
als Eingang oder Ausgang umschaltbar, und zwar jeweils
P2_DigProg_Bits
einzeln. Nach dem Einschalten sind alle Kanäle als Eingänge konfiguriert.
Beachten Sie, dass die Befehle für Digitalkanäle beim Modul Pro II-SPI-2-D
sowohl für die TTL-Signale als auch für die differentiellen Signale gelten. Bei-
spielsweise setzt
P2_Digout_Long
und mit den Bits 16...19 / 24...27 TTL-Signale (soweit sie als Ausgänge kon-
figuriert sind). Die Bits 12...15, 20...23 und 28...31 sind nicht belegt.
Hardware-Aufbau
Die Pinbelegung hängt vom Betriebsmodus des Moduls ab (P2_SPI_Mode).
Wenn Sie Probleme mit der Abschirmung von ungenutzten DataIn/DataOut-
Leitungen haben, kann es helfen, diese Pins mit logisch 0 oder DGND zu bele-
gen.
Dig. Ein-/Ausg., Bit 0
19
Dig. Ein-/Ausg., Bit 1
37
Dig. Ein-/Ausg., Bit 2
18
Dig. Ein-/Ausg., Bit 3
36
Dig. Ein-/Ausg., Bit 4
17
Dig. Ein-/Ausg., Bit 5
35
Dig. Ein-/Ausg., Bit 6
16
Dig. Ein-/Ausg., Bit 7
34
DataIn1 Master
15
Dig. Eingang, Bit 9
33
Dig. Eingang, Bit 10
14
DataIn2 Master
32
Dig. Eingang, Bit 12
13
Dig. Eingang, Bit 13
31
Dig. Eingang, Bit 14
12
Dig. Eingang, Bit 15
30
DataOut 1 Master
11
SS1 out Master
29
SCLK1 out Master
10
Dig. Ausgang, Bit 19
28
Dig. Ausgang, Bit 20
9
Dig. Ausgang, Bit 21
27
Dig. Ausgang, Bit 22
8
Dig. Ausgang, Bit 23
26
DataOut 2 Master
7
SS2 out Master
25
SCLK2 out Master
6
Dig. Ausgang, Bit 27
24
Dig. Ausgang, Bit 28
5
Dig. Ausgang, Bit 29
23
Dig. Ausgang, Bit 30
4
Dig. Ausgang, Bit 31
22
DGND
3
DGND
21
+5V (Ausg., <0.1A)
2
EVENT-Eingang
20
DGND
1
SPI-2-T: Master 1 + Master 2
Dig. Ein-/Ausg., Bit 0
19
Dig. Ein-/Ausg., Bit 1
37
Dig. Ein-/Ausg., Bit 2
18
Dig. Ein-/Ausg., Bit 3
36
Dig. Ein-/Ausg., Bit 4
17
Dig. Ein-/Ausg., Bit 5
35
Dig. Ein-/Ausg., Bit 6
16
Dig. Ein-/Ausg., Bit 7
34
DataIn1 Slave
15
SS1 in, Slave
33
SCLK1 in, Slave
14
DataIn2 Slave
32
SS2 in, Slave
13
SCLK2 in, Slave
31
Dig. Eingang, Bit 14
12
Dig. Eingang, Bit 15
30
DataOut 1 Slave
11
reserviert
29
reserviert
10
reserviert
28
reserviert
9
reserviert
27
reserviert
8
reserviert
26
DataOut 2 Slave
7
reserviert
25
reserviert
6
reserviert
24
reserviert
5
reserviert
23
reserviert
4
reserviert
22
DGND
3
DGND
21
+5V (Ausg., <0.1A)
2
EVENT-Eingang
20
DGND
1
SPI-2-T: Slave 1 + Slave 2
in Gruppen zu je 8 als Eingänge oder Ausgänge
in Gruppen zu je 4 als Ein-
P2_DigProg
mit den Bits 0...11 differentielle Signale
Dig. Ein-/Ausg., Bit 1
Dig. Ein-/Ausg., Bit 3
Dig. Ein-/Ausg., Bit 5
Dig. Ein-/Ausg., Bit 7
Dig. Eingang, Bit 9
DataIn2 Slave
SCLK2 in, Slave
Dig. Eingang, Bit 15
SS1 out Master
Dig. Ausgang, Bit 19
Dig. Ausgang, Bit 21
Dig. Ausgang, Bit 23
reserviert
reserviert
reserviert
reserviert
DGND
EVENT-Eingang
SPI-2-T: Master 1 + Slave 2
Dig. Ein-/Ausg., Bit 1
Dig. Ein-/Ausg., Bit 3
Dig. Ein-/Ausg., Bit 5
Dig. Ein-/Ausg., Bit 7
Dig. Ein-/Ausg., Bit 9
Dig. Ein-/Ausg., Bit 11
Dig. Ein-/Ausg., Bit 13
Dig. Ein-/Ausg., Bit 15
Dig. Ein-/Ausg., Bit 17
Dig. Ein-/Ausg., Bit 19
Dig. Ein-/Ausg., Bit 21
Dig. Ein-/Ausg., Bit 23
Dig. Ein-/Ausg., Bit 25
Dig. Ein-/Ausg., Bit 27
Dig. Ein-/Ausg., Bit 29
Dig. Ein-/Ausg., Bit 31
DGND
EVENT-Eingang
SPI-2-T: Digital
ADwin-Pro II Hardware, Handbuch Dez. 2018
ADwin
Dig. Ein-/Ausg., Bit 0
19
37
Dig. Ein-/Ausg., Bit 2
18
36
Dig. Ein-/Ausg., Bit 4
17
35
Dig. Ein-/Ausg., Bit 6
16
34
DataIn1 Master
15
33
Dig. Eingang, Bit 10
14
32
SS2 in, Slave
13
31
Dig. Eingang, Bit 14
12
30
DataOut 1 Master
11
29
SCLK1 out Master
10
28
Dig. Ausgang, Bit 20
9
27
Dig. Ausgang, Bit 22
8
26
DataOut 2 Slave
7
25
reserviert
6
24
reserviert
5
23
reserviert
4
22
DGND
3
21
+5V (Ausg., <0.1A)
2
20
DGND
1
Dig. Ein-/Ausg., Bit 0
19
37
Dig. Ein-/Ausg., Bit 2
18
36
Dig. Ein-/Ausg., Bit 4
17
35
Dig. Ein-/Ausg., Bit 6
16
34
Dig. Ein-/Ausg., Bit 8
15
33
Dig. Ein-/Ausg., Bit 10
14
32
Dig. Ein-/Ausg., Bit 12
13
31
Dig. Ein-/Ausg., Bit 14
12
30
Dig. Ein-/Ausg., Bit 16
11
29
Dig. Ein-/Ausg., Bit 18
10
28
Dig. Ein-/Ausg., Bit 20
9
27
Dig. Ein-/Ausg., Bit 22
8
26
Dig. Ein-/Ausg., Bit 24
7
25
Dig. Ein-/Ausg., Bit 26
6
24
Dig. Ein-/Ausg., Bit 28
5
23
Dig. Ein-/Ausg., Bit 30
4
22
DGND
3
21
+5V (Ausg., <0.1A)
2
20
DGND
1