Inhaltsverzeichnis
Werbung
5 EINSTELLUNGEN
Firmware-Versionen ab 7.0 enthalten eine 90-5-basierte R-SV-Implementierung, die in Bezug auf Struktur und Konfigura-
tion der vorhandenen IEEE C37.118-Implementierung in der Firmware-Version 6.0 entspricht, das heißt, Synchrophasorda-
ten mit Raten bis zu 60 Hz für Messungen und 120 Hz für Schutzsynchrophasoren. Die beiden nachstehenden
Abbildungen zeigen den grundsätzlichen Datenstrom zur Erzeugung von Synchrophasordaten gemäß IEC 61850-90-5.
Für die erste Abbildung gilt: Wenn IEC 61850-90-5 ausgewählt ist, stehen alle realen und virtuellen Quellen für die
IEC 61850-90-5-PMUs zur Verfügung.
Die Anzahl von PMUs und Aggregatoren variieren nach Produkt, wie in der Tabelle aufgeführt.
Tabelle 5–12: IMPLEMENTIERUNG NACH MODELLNUMMER
MODELL
ANZAHL
DER PMUS
N60
6
C60
2
D60, F60, G60, L30,
1
L90, T60
Die Abbildung zeigt ein Beispiel von einem N60, der vier PMUs als logische Geräte (Logisches Gerät 2 bis 5) und vier
Aggregatoren verwendet. Die Steuerungsblöcke für die Aggregatoren sind in LD1 angeordnet. Eine LDName-Einstellung
mit 64 Zeichen Länge wird eingegeben.
Abbildung 5–40: N60-BEISPIEL FÜR VIER LOGISCHE GERÄTE-PMUS
Für die richtige Synchrophasormessung und -berichtserstellung ist ein präzises Zeiteingangssignal vom internatio-
nalen Zeitstandard über IRIG-B oder PTP erforderlich. Bei IRIG-B muss ein IRIG-B-Empfänger mit Gleichspan-
nungspegelverschiebung verwendet werden, damit die Phasorenmesseinheit die richtigen Synchrophasorwerte
ausgibt.
GE Multilin
ANZAHL DER
ANZAHL DER
AGGREGATOREN
ANALOGEINGÄNGE
4
16
2
16
1
16
L90 Leitungsdifferentialschutz
5.4 SYSTEMEINRICHTUNG
5-121
5
Werbung
Inhaltsverzeichnis
