Inhaltsverzeichnis
Werbung
Verfügbare Sprachen
Verfügbare Sprachen
TESTPUNKTE AUF MPEG FLACHBAUGRUPPE
Testpunkt Netz-Name
Blatt 1
AV Abschnitt
TP100
AV_D7
TP101
AV_D6
TP102
AV_D5
TP103
AV_D4
TP104
AV_D3
TP105
AV_D2
TP106
AV_D1
TP107
AV_D0
TP108
AV_DEMUX-AV_0
TP109
AV_DEMUX-AV_1
TP1010
AV_DEMUX-AV_2
TP1011
AV_DEMUX-AV_3
TP1012
AV_DEMUX-AV_4
TP1013
AV_DEMUX-AV_5
TP1014
AV_DEMUX-AV_6
TP1015
AV_DEMUX-AV_7
TP116
/AV_DEMUX-AV_ERR
TP117
AV_DEMUX-V_AVALID
TP118
AV_DEMUX-V_VVALID
TP119
/AV_DEMUX-AV_VREQ
TP120
/AV_DEMUX-AV_AREQ
TP182
TOS
TP181
MOT / NOT INTEL
TP121
CLK_27_8
TP122
/AV_RESET
TP123
/INT_AV
TP124
/DSACK0
TP125
R/NW
TP126
/DS
TP127
/AS
TP128
/CS_AV
TP129
/VSYNC_AV
TP130
/HSYNC_AV
TP131
OSD
TP132
YC7_AV
TP133
YC6_AV
TP134
YC5_AV
TP135
YC4_AV
TP136
YC3_AV
TP137
YC2_AV
TP138
YC1_AV
TP139
YC0_AV
TP140
PLL_ACLK
TP141
A_CLK
TP142
BCLK
TP143
LRCLK
TP144
ASDATA
TP179
SCAN_TE
TP183
ZTEST
TP145
AV_D15
TP146
AV_D14
TP147
AV_D13
TP148
AV_D12
TP149
AV_D11
TP150
AV_D10
TP151
AV_D9
TP152
AV_D8
TP180
SCLK
TP173
SCLK_B
TP153
AV_A9
TP154
AV_A8
TP155
AV_A7
TP156
AV_A6
TP157
AV_A5
Funktion
SDRAMdata 7
SDRAMdata 6
SDRAMdata 5
SDRAMdata 4
SDRAMdata 3
SDRAMdata 2
SDRAMdata 1
SDRAMdata 0
Multiplex-Bild und Audio (Demux an AV) b0
Multiplex-Bild und Audio (Demux an AV) b1
Multiplex-Bild und Audio (Demux an AV) b2
Multiplex-Bild und Audio (Demux an AV) b3
Multiplex-Bild und Audio (Demux an AV) b4
Multiplex-Bild und Audio (Demux an AV) b5
Multiplex-Bild und Audio (Demux an AV) b6
Multiplex-Bild und Audio (Demux an AV) b7
Daten-Fehler-Angabe
Audio-Abtastung gültig
Video-Abtastung gültig
Anforderung von Video-Abtastungen
Anforderung von Audio-Abtastungen
Test-Funktion
Bus-Betriebsart - Motorola (Pegel H) / Intel (Pegel L)
27 MHz Taktgeber-Eingang an AV-Chip
AV-Chip Rückstellung (aktiver Pegel L)
Unterbrechung an CPU von AV-Chip (aktiver Pegel L)
Steuerungs-Leitung für Bus-Übertragungs-Zeit
Lesen (Pegel H) / Schreiben (Pegel L)
Datenimpulseingang (aktiver Pegel L)
Adressimpulseingang (aktiver Pegel L)
AV-Chip-Auswahl (aktiver Pegel L)
Vertikale Synchronisierung in AV-Chip (aktiver Pegel L)
Horizontale Synchronisierung in AV-Chip (aktiver Pegel L)
Bildschirmanzeige vorhanden (aktiver Pegel H)
Video-Ausgang 7 an integrierten Schaltkreis des Encoders
Video-Ausgang 6 an integrierten Schaltkreis des Encoders
Video-Ausgang 5 an integrierten Schaltkreis des Encoders
Video-Ausgang 4 an integrierten Schaltkreis des Encoders
Video-Ausgang 3 an integrierten Schaltkreis des Encoders
Video-Ausgang 2 an integrierten Schaltkreis des Encoders
Video-Ausgang 1 an integrierten Schaltkreis des Encoders
Video-Ausgang 0 an integrierten Schaltkreis des Encoders
PCM Audio-Überabtastungs-Taktgeber-Eingang vom integrierten PLL Schaltkreis
PCM Audio-Überabtastungs-Taktgeber-Ausgang
PCM Abtastungs-Übertragungsgeschwindigkeit Audio-Taktgeber
PCM links/rechts Audio-Abtastungs-Identifizierungs-Signal
PCM Audio-Daten
Test-Eingang
Test-Eingang
SDRAM Daten 15
SDRAM Daten 14
SDRAM Daten 13
SDRAM Daten 12
SDRAM Daten 11
SDARM Daten 10
SDARM Daten 9
SDRAM Daten 8
SDRAM 81MHz Taktgeber direkt vom AV-Chip
SDRAM 81MHz Taktgeber nach Verbindungs-Widerstand
SDRAM Adresse 9
SDRAM Adresse 8
SDRAM Adresse 7
SDARM Adresse 6
SDRAM Adresse 5
200
Werbung
Inhaltsverzeichnis
