Hitachi CL32W30TAN Wartungshandbuch Seite 118

HORLOGE ET PLL DU SYSTÈME PRINCIPAL
Les 27MHz du tampon d'horloge sont verrouillés en fréquence/phase sur le train de données entrantes à l'aide d'un PLL (IC206,
RR225, R223, R222, R219, C210, C212, C208, C209, C211). L'alimentation locale est découplée par L200, C242 et R219 est
utilisée pour isoler la section de masse locale.
L'UC utilise une horloge interne de 54MHz, qui est générée sur la carte à l'aide d'une boucle PLL 'x2' interne. Les 54MHz sont
disponibles pour test sur la broche 20 / TP 218, par R209.
DÉMULTIPLEXAGE DU TRAIN DE TRANSPORT (L64108)
La fonctionnalité de cette section couvre :
•
Analyse syntaxique des données SI du train de transport
•
Extraction des paquets du train de transport pour les services vidéo et audio
•
Tamponnage des données vidéo et audio dans la puce AV
•
Extraction des paquets de données associés aux objets et images graphiques devant être affichées, ou exécutées
•
Séparation des trains PES individuels
Cette section de l'interface commune contient les blocs de circuits fonctionnels assurant le traitement du train de transport pour
extraire les informations nécessaires des paquets SI du train de transport et permettre le décodage direct du service.
Ceci implique l'analyse syntaxique des tableaux SI MPEG qui transportent toutes les informations concernant l'origine, le contenu,
la synchronisation et le format des services du train de transport. La plus grande partie de ce traitement est exécutée dans le
matériel sous le contrôle des tâches logicielles de l'UC.
Architecture UC / Démux
117