Inhaltsverzeichnis
Werbung
Verfügbare Sprachen
Verfügbare Sprachen
•
Mémoire flash - deux positions de puce sont disponibles sur la carte, mais actuellement une seule puce de 1 M x 16 bits
est employée. Ces positions peuvent accepter des puces flash de 512k x 16 bits ou 1M x 16 bits opérant selon le
protocole et les connexions AMD.
•
CI d'interface commune (IC) - le ou les deux composants installés utilisent E-BUS tant comme contrôle que comme
contrôle d'interface/données avec l'UC.
•
Décodeur AV (Audio/Vidéo) - E-BUS est utilisé pour transférer les échantillons audio-vidéo du démux au décodeur AV, et
pour les communications de contrôle nécessaires.
•
Interface série rapide IEEE1394, IC600, IC601 (par supportée actuellement)
•
Contrôleur DRAM externe IC700 / IC701 (pas supporté actuellement)
•
Port de carte à mémoire - le port principal de commande de carte à mémoire (SC0x) est utilisé pour transporter les
commandes bas niveau pour la carte à mémoire AC (Accès Conditionnel) - remise à zéro, E/S des données, etc. Ces
lignes sont protégées par des réseaux de résistances / diodes (R257 - R262, R266, D201 - D206, D209) et reliées à la
carte de circuits imprimés de carte à mémoire qui est montée dans la section analogique via PL204.
L'UC possède un nombre de broches de port parallèles qui sont utilisées pour contrôler diverses fonction sur les cartes COFDM et
MPEG, à savoir :
Identification de port Entrée / Sortie Fonction
GP1040
S
GP1041
S
GP1042
S
GP1043
S
GP1044
E
GP1045
S
GP1046
S
GP1047
S
GP1048
S
GP1049
E
•
Contrôle de mémoire UC locale
•
Internal cache – this is internal to the CPU
•
Contrôle de DRAM - l'UC a une interface de contrôle spéciale pour la DRAM principale Une adresse pour 16Mbit (IC201)
est prévue et une DRAM type EDO est utilisée.
Le décodage d'adresse dans CI A (basé sur CS2) donne accès aux composants 'absence de CS' pour lesquels les sélections de
puce sont générées dans le circuit CI A, la synchronisation de ces communications de données est alors fournie par les
commandes DSACK.
Pour des raisons fonctionnelles, chaque groupe d'interruptions est constitué de paires, chacune représentant une entrée interne et
une entrée externe (niveaux 12 dans 6), chaque pair d'interruptions est affectée à un groupe, et les groupes sont classés par
priorité. Les interruptions système sont affectées comme suit :
Groupe Fonction
INT 4 externe / NMI interne
4
Minuterie (0-2) / RES
3
INT 3 / Processeur PID externe
2
INT 2 / Télétexte / I2C / UART externe Sélectionnable
1
INT 1 / Carte à mémoire externe
0
INT 0 / 1284 externe
Les interruptions externes sont mappés comme suit :
•
INT 4 EXTERNE:Contrôleur DRAM externe
•
INT 3 EXTERNE:Interface commune B
•
INT 2 EXTERNE:1394
•
INT 1 EXTERNE:Interface commune A
•
INT 0 EXTERNE:Décodeur A/V
activation 22kHz pour usage QPSK
TS/NPES
Protection d'écriture NVM
Remise à zéro pour CI du codeur PAL et du décodeur AV
ROM_SIZE : broche d'entrée de détection
Remise à zéro carte frontale
Impulsion de remise à zéro pour porte horloge 18MHz sur carte frontale
Remise à zéro des CI d'interface commune
Remise à zéro pour puce IEEE1394
Entrée modem décroché
Niveau / bord de déclenchement Priorité
Niveau
Sélectionnable
Sélectionnable
Sélectionnable
Sélectionnable
115
Supérieure
/\
1
1
\/
Inférieure
Werbung
Inhaltsverzeichnis
