Herunterladen Inhalt Inhalt Diese Seite drucken

Circuit Imprimé De Décodeur Mpeg Et Av/Graphiques - Hitachi CL32W30TAN Wartungshandbuch

Inhaltsverzeichnis

Werbung

Verfügbare Sprachen

Verfügbare Sprachen

ID Point de test Nom Réseau
A148
A232
OFFHOOK
A126
A233
A174
A193
/OH
CIRCUIT IMPRIMÉ DE DÉCODEUR MPEG ET AV/GRAPHIQUES
CIRCUIT DE REMISE À ZÉRO
La remise à zéro initiale à la mise sous tension (actif bas) est produite par IC202 qui surveille la ligne d'alimentation d'entrée 3V3,
avec un seuil de 'remise à zéro' de 2,9V, ce signal est actif bas. La sortie du générateur est fonctionnellement 'OU' avec une entrée
(active haute) par PL203 dans Q200, R207, R208 du processeur de fond de panier (STB ou IDTV) qui est capable de forcer une
remise à zéro de l'UC si nécessaire. Un inverseur (IC210) est prévu, mais n'est pas utilisé à présent.
AGENCEMENT DU CIRCUIT DE REMISE À ZÉRO
Une fois que l'UC est remise à zéro, elle produit des remises à zéro par ses ports de sortie pour les autres composants des cartes
COFDM et MPEG, synchronisés de manière à garantir le démarrage correct des circuits sur ces deux cartes (voir section UC). Elles
sont utilisées pour :
COFDM/FEC
Codeur vidéo PAL
Puce AV
Puces A et B d'interface commune
OSCILLATEUR DE BASE DE TEMPS
Sur la carte MPEG, le système utilise une seule horloge de base de temps VCXO centrée à 27,000MHz. Elle est produite à l'aide
d'un oscillateur à cristal Colpitt (R248, R242, R243, R244, R212, R213, R218, R214, R217, R215, R216, L202, C237, C220, C231,
C215, C206, C207, C232, C233, C234, Q201, X200, D200, Q201). La fréquence est contrôlée par la diode variable (D200) avec
son alimentation CC provenant de la sortie de la section filtre (R248, R244, R243, R242, C231, C215). L'oscillateur est verrouillé sur
les données entrantes par le PLL du CI démux (voir ci-dessous). L'alimentation pour l'oscillateur est découplée via L202. La sortie
de l'oscillateur de l'émetteur de Q201 est accouplée en CA et polarisée pour le tampon d'horloge suivant par C234, R215, R216.
La sortie de l'oscillateur est tamponnée et distribuée via le CI horloge (IC207) qui utilise des sorties séparées pour chaque
composant de la charge. Les sorties sont utilisées pour :
UC / CI démux
Interface commune A et B
Décodeur AV
Codeur vidéo
PLL Audio
IEEE1394 - cette fonction n'est pas actuellement disponible
Contrôleur de DRAM externe - cette fonction n'est pas actuellement disponible
Actuellement, 3 sorties du CI tampon d'horloge ne sont pas utilisées.
Le découplage local est utilisé (C271 - C274). Des résistances de terminaison d'horloge sont prévues sur chaque puce.
BOUCLE À VERROUILLAGE DE PHASE D'HORLOGE AUDIO
La fonction PLL de l'horloge du décodeur audio est assurée par IC220. Il utilise l'oscillateur 27MHz comme son entrée du tampon
d'horloge et produit une sortie à la fréquence correcte pour l'horloge de suréchantillonnage audio à la puce AV (256 fois le taux
d'échantillonnage audio) tel que signalé dans la transmission. La fréquence est contrôlée par 3 lignes statiques du CI A de
Fonction
miroir (réduit) de la tension sur la ligne de téléphone utilisé pour détecter le signal de sonnerie
Détection téléphone parallèle décroché - impulsion 1s niveau bas = téléphone parallèle
décroché
Impulsion allongée de téléphone parallèle décroché
Impulsion courte de téléphone parallèle décroché
0V = décroché, 5V = accroché
110

Werbung

Inhaltsverzeichnis
loading

Inhaltsverzeichnis