Inhaltsverzeichnis
Werbung
Verfügbare Sprachen
Verfügbare Sprachen
NB : Les interruptions externes ont été réorganisées pour permettre le débogage sur IRQ 4 lorsque le contrôleur de DRAM n'est pas
installé.
La mémoire interne est mappée comme suit :
Sélection puce Usage
Registres internes
E/S interne
Groupe flash 1 (2Mo) ou ROM
CS0
d'amorçage
CS1
Groupe flash 0 (2Mo)
CS2
Interface commune A (2Mo)
Absence CS
Non affecté (4Mo)
Périphériques (2Mo)
Cette zone est mappée
comme indiqué dans
le tableau de droite
DRAM primaire (2Mo)
Adresse (hex)
100.0000
F0.0000
E0.0000
C0.0000
A0.0000
80.0000
40.0000
Mappage espace adresse périphérique 2Mo
Sélection
Puce
Absence CS
CS3
Absence CS
20.0000
00.0000
116
Usage
(IEEE1394)
(Contrôleur DRAM
externe)
Décodeur puce AV
Non affecté
Interface commune B
Adresse (hex)
40.0000
23.0000
22.0000
20.2000
20, 0000
Werbung
Inhaltsverzeichnis
