Hitachi CL32W30TAN Wartungshandbuch Seite 127

Point de test Nom Réseau
TP356 1394OUT7
TP435 /STROBE
TP436 SELECT
TP437 ERROR
TP424 TS_CI_DEMUX_0
TP425 TS_CI_DEMUX_1
TP426 TS_CI_DEMUX_2
TP427 TS_CI_DEMUX_3
TP428 TS_CI_DEMUX_4
TP429 TS_CI_DEMUX_5
TP430 TS_CI_DEMUX_6
TP431 TS_CI_DEMUX_7
TP432 TS_CI_DEMUX_CLK
TP433 TS_CI_DEMUX_VALID
TP434 TS_CI_DEMUX_ERR
TP448 SW_PES_ERR
TP447 SW_PES_EN
TP446 SW_PES_CLK
TP445 SW_PES_7
TP444 SW_PES_6
TP443 SW_PES_5
TP442 SW_PES_4
TP441 SW_PES_3
TP440 SW_PES_2
TP439 SW_PES_1
TP438 SW_PES_0
TP318 CD2#_B
TP319 101S16#_
TP320 MDO2_B
TP321 D2_B
TP322 MDO1_B
TP323 D1_B
TP324 MDO0_B
TP325 D0_B
TP326 MOSTR0_B
TP327 A0_B
TP328 MOVAL_B
TP329 A1_B
TP330 REG#_B
TP331 A2_B
TP332 INPACK#_B
TP333 A3_B
TP334 WAIT#_B
TP335 A4_B
TP336 RESET_B
TP337 A5_B
TP338 MCLKO_B
TP339 A6_B
TP340 A7_B
TP341 MD16_B
TP342 A12_B
TP343 MD15_B
TP344 MCLK1
TP345 MD14_B
TP346 MIVAL_B
TP347 MD13_B
TP348 IREQ#_B
TP349 MD12_B
TP368 WE#_B
TP369 MD11_B
TP370 A14_B
TP371 MD10_B
TP380 A13_B
TP381 M1STRT_B
TP382 A8_B
TP383 IOWR#_B
Fonction
1394 sortie 7
Echantillon données IEEE1284/IEEE1394
Sélection de périphérique IEEE1284/IEEE1394
Erreur de périphérique IEEE1284/IEEE1394
MPEG Transport 0
MPEG Transport 1
MPEG Transport 2
MPEG Transport 3
MPEG Transport 4
MPEG Transport 5
MPEG Transport 6
MPEG Transport 7
Horloge transport
Transport valide
Erreur transport
Erreur transport interrupteur présent
Activation transport interrupteur présent
Horloge transport interrupteur présent
Transport interrupteur présent 7
Transport interrupteur présent 6
Transport interrupteur présent 5
Transport interrupteur présent 4
Transport interrupteur présent 3
Transport interrupteur présent 2
Transport interrupteur présent 1
Transport interrupteur présent 0
Non détection carte CI 2
Non accès données 8 ou 16 bits
Sortie données train de transport bit 2
CI 2 Bus données bit 2
Sortie données train de transport bit 1
CI 2 Bus données bit 2
Sortie données train de transport bit 0
CI 0 Bus données bit 0
Début paquet sortie train de transport
CI 2 Bus adresse bit 0
Paquet sortie train de transport valide
CI 2 Bus adresse bit 1
CI 2 Sélection registre
CI 2 Bus adresse bit 2
CI 2 Accusé transfert de données
CI 2 Bus adresse bit 3
CI 2 Transfert de données étendu
CI 2 Bus adresse bit 4
CI 2 remise à zéro module UC
CI 2 Bus adresse bit 5
CI 2 Sortie horloge paquet train de transport
CI 2 Bus adresse bit 6
CI 2 Bus adresse bit 7
CI 2 Entrée données train de transport bit 6
CI 2 Bus adresse bit 12
CI 2 Entrée données train de transport bit 5
CI 2 Entrée horloge paquet train de transport
CI 2 Entrée données train de transport bit 4
CI 2 Entrée paquet train de transport valide
CI 2 Entrée données train de transport bit 3
CI 2 Interruption demande du module
CI 2 Entrée données train de transport bit 2
CI 2 activation écriture module mémoire
CI 2 Entrée données train de transport bit 1
CI 2 Bus adresse bit 14
CI 2 Entrée données train de transport bit 0
CI 2 Bus adresse bit 13
CI 2 Entrée début paquet train de transport
CI 2 Bus adresse bit 8
CI 2 activation écriture module
126