Hitachi CL32W30TAN Wartungshandbuch Seite 104

données parallèles au CI COFDM seulement si le CAN du tuner est utilisé. C'est la spécification courante normale de construction,
mais elles doivent être omises lorsqu'un CAN externe au tuner est utilisé.
Le CI décodeur COFDM, utilisant le signal de réaction AFC du module tuner, contrôle la fréquence et la phase de l'horloge
18,288MHz.
Le gain de l'étage IF est contrôlé par le signal du CI COFDM, le tuner étant responsable du point de croisement et de la génération
du signal RF AGC qui est relié extérieurement aux étages RF.
CAN 10 BIT EXTERNE (IC803)
L'option d'utiliser un CAN 10 bit externe au tuner est prévue sur la carte, mais n'est pas actuellement utilisée. Elle utilise R781
R823, R824, R825, R826, R827, R828, R831, R832, C824, C825, C826, C827, C828, C830, C831, C832, C834, C835, C836,
C837, C840 et IC803. Si ce CI n'est pas installé, tous les autres composants listés ici doivent aussi être omis de la carte.
Les résistances de liaison R884 - R889, R60 et R869, R799 doivent être omises si ce CI est installé.
CIRCUIT OSCILLATEUR EXTERNE
Il sera peut-être nécessaire à l'avenir d'utiliser un oscillateur externe au module de tuner. Ceci est prévu sur la carte en utilisant
R797,R807, R809, R811-R817, R821, R822, C812, C818, C820, C822, le cristal X800, la diode variable D801, et Q800. Ceci n'est
pas actuellement utilisé.
Le circuit est un oscillateur à cristal discret type Colpitt utilisant la réaction du CI COFDM pour contrôler la fréquence en faisant
varier la capacitance de la diode réglable D801. C822, R821, R822 sont utilisés pour pré polariser la sortie du tampon de
l'oscillateur requis (IC800). Voir la section suivante.
OPTION D'AMPLIFICATEUR DE RÉACTION CAF (IC816)
Une option a été prévue sur la carte pour fournir une tension CAF ayant une gamme plus étendue pour contrôler l'oscillateur
externe, s'il est requis. Ceci n'est pas actuellement utilisé.
Il est constitué d'un double amplificateur opérationnel configuré pour donner un gain de 10 fois avec une inversion, et une déviation
de sortie possible de 30V. Un étage suivant est ajouté pour donner une inversion supplémentaire avec un gain unitaire. Il est
constitué de R833, R834, R835, R836, R837, R838, R842, C840, IC816.
Des liaisons de dérivation sont prévues sur les deux sections par R841 (deuxième section seulement) et R859 (deux sections).
TAMPONNAGE D'HORLOGE ET CIRCUIT DE DÉCLENCHEMENT (IC800)
Cet étage peut être configuré de trois façons différentes :
•
Avec l'oscillateur interne au tuner (option actuellement équipée) il n'est pas normalement requis, et les résistances de
dérivation R829, R830 doivent être installées à sa place.
•
Afin de corriger un problème présent sur des cartes antérieures, il est utilisé comme circuit de déclenchement d'horloge,
et a pour fonction de réenclencher le PLL du CI COFDM dans certaines conditions de mise en marche. La commande est
assurée automatiquement par une ligne de commande provenant directement de l'UC MPEG. Dans cette option, R830
doit être omise.
•
Lorsqu'un oscillateur externe est utilisé, il est requis comme tampon pour convertir l'horloge analogique bas niveau à un
niveau TTL. Dans ce cas, la fonction de remise à zéro PLL est aussi disponible. R830 et R829 doivent être omises et
R797 doit être installée dans cette option.
DÉCODEUR COFDM (IC801/L64780)
En utilisant l'horloge 18,288MHz, le signal 8 bits est décodé par la puce LSI (IC801) de la carte pour produire un train de transport
parallèle. L'entrée de l'horloge est transmise au CI COFDM via une résistance 47R (R810), qui assure un certain formage de l'onde
et le tamponnage entre la commande TTL 5V et la puce LSI 3,3V.
La broche de remise à zéro PLL sur la puce (TEST0) est réenclenchée directement à partir de l'UC MPEG tandis que le
réenclenchement de la puce principale est retardé vers les CI COFDM et FEC par R784, C772. Ceci est prévu pour forcer le CI
COFDM à démarrer correctement de façon fiable. De plus, un condensateur (C770) est monté sur la broche de réenclenchement
JTAG pour assurer que la puce COFDM est toujours mise sous tension correctement.
La commande de l'AGC IF est produite dans L64780 sous forme de sortie sigma-delta, qui est filtrée par R868, R795, C811. Le CI
COFDM fournit aussi le signal CAF au VCXO du tuner, utilisant aussi un format de sortie sigma-delta filtré (R796, R847, C842,
(C841)).
La commande (initialisation, transmission des commandes et lecture d'état) est effectuée par le bus I2C à partir de l'UC MPEG
porté sur PL801. Le mode de commande série est sélectionné en mettant la broche 'S_P' au niveau haut via R863, avec les
données I2C commandé par le LSB du port E/S de données, le reste du port de données est utilisé pour définir l'adresse I2C qui est
appelée pendant l'initialisation. R867, R866 sont les résistances de charge du bus, R864, R865 les résistances série et C870 est
ajouté sur la ligne de données pour corriger la synchronisation du bus.
Le signal d'activation de commande pour le tuner I2C est fourni par une broche de port de cette puce, il est activé par une
commande I2C avant chaque commande de tuner et désactivé immédiatement après.
Le L64780 contient un CAN 8 bits qui peut être utilisé comme variante du CAN contenu dans le module tuner ou du CAN 10 bits
externe. Les composants d'interface d'entrée associés sont R870, R871, R872, R873, R874, R875, C846, C847.
Le L64780 contient un générateur 'x3' à commande PLL produisant un signal de 54,864MHz verrouillé sur le signal d'entrée de
18,288MHz. Cette horloge reçoit les données du FEC (L64724). L'alimentation du PLL local est filtrée par R861 et C843, et les
composants PLL associés sont R862, C844 et C845.
La puce contient un port de test JTAG qui est amené sur le connecteur PL800, avec les composants de terminaison R839, R840,
R849, R850, C839 pour maintenir les conditions correctes sur ces broches.
Le signal numérique est transmis à la section FFT du CI décodeur COFDM L64780. Ceci dérive les signaux de tonalité pilote, qui
peuvent être utilisés en conjonction avec les informations programmées par l'UC MPEG pour décoder les données d'entrée à l'aide
d'un algorithme FFT en un ensemble de signaux en quadrature I/Q. Ils ont chacun une résolution de 3 bits et fournissent les signaux
103