Généralités - Hitachi CL32W30TAN Wartungshandbuch

DÉCODAGE D'ADRESSE POUR CI B
L'activation de la puce pour CI B est générées par le décodage d'adresse dans CI A, ceci permet à l'UC de communiquer avec CI B
et exécute des opérations CA (Accès conditionnel) similaires à celles de CI A. Les connexions aux bus de données et d'adresse
sont communes aux deux composants.
La puce CI A fournit aussi les sorties de sélection de circuit d'adresse pour les options IEEE1394 et CPU DRAM, qui ne sont pas
actuellement supportées par la construction de la carte.
Ce mappage d'adresse est détaillé dans la carte de mémoire de la section UC (voir plus loin).
SÉLECTIONNER DE TENSION DU MODULE IC
Ces broches de sortie contrôlent le réglage des tensions requises sur les lignes Vcc et Vpp pour la prise d'interface commune. La
valeur sélectionnée dépend des broches 'VS' de l'interface du module et des informations de configuration du module IC
lorsqu'inséré, et ces informations sont reflétées dans les bits 2 et 3 du registre d'état. Les valeurs employées pour contrôler les CI
d'alimentation (IC401, IC403) sont stockées dans les bits 0 - 3 du registre de contrôle 0. IC401 pour CI A et IC403 pour CI B
commutent la tension réelle des alimentations 5V et 3V3. IC401 et IC403 contrôlent intérieurement la surintensité et la
synchronisation de la commutation de ces alimentations.
LIGNES DE SÉLECTION DE FRÉQUENCE POUR LE PLL ASSOCIÉ AUX PUCES
UC/DÉMUX 64108 REV C.
Trois lignes de sélection sont utilisées sur CI A pour configurer la fréquence d'échantillonnage du PLL audio (bits 0 - 2 du registre
de configuration).
CAPACITÉ DE TEST JTAG
Les puces d'interface commune ont une capacité de test JTAG. Elles sont configurées dans un système de test à 'une boucle' ou à
'deux boucles' avec d'autres puces sur la carte. De plus amples informations sont fournies à la section 'Test JTAG' (section 2.6) plus
loin.
UC DU SYSTÈME PRINCIPAL / DÉMULTIPLEXEUR MPEG (IC200 / L64108)
GÉNÉRALITÉS
Ce CI assure quatre fonctions principales pour le système :
•
UC du système principal
•
Verrouillage des données entrantes sur l'horloge principale du système et génération de l'horloge 54MHz interne par PLL.
•
Démultiplexage du train de transport et décodage SI
•
Décodage de paquet et transfert de données AV à la puce AV
•
Séparation des trains PES à sortir vers l'interface IEEE1394 (pour usage futur possible)
FONCTIONS UC
Voir aussi schéma de la section de démultiplexeur plus loin.
L'UC système fonctionne intérieurement en mode 32 bits à une vitesse d'horloge de 54MHz, mais avec un bus de données externe
16 bits (E-BUS) et une mémoire mappée par 24 lignes d'adresses fonctionnant à 27MHz. Sa fonction principale est la maintenance
du flux du programme pour contrôler tous les composants requis pour la fonctionnalité du récepteur numérique. Il a une mémoire
cache interne pour accélérer le traitement, et utilise une EDO DRAM (2Mo) externe comme espace de traitement principal. Un
emplacement est prévu pour un mémoire flash de 4Mo sous forme de deux puces 1Mo x 16 bits. Le lancement du programme est
initié par la remise sous tension principale.
L'exécution de cette fonction et l'utilisation des ressources du système nécessitent :
•
Communications avec d'autres composants
•
Communications série asynchrones utilisant le protocole RS232 - des UART embarqués sont utilisés pour communiquer
avec le modem et le convertisseur de niveau RS232 externe sur la carte frontale COFDM via PL200, et avec le
processeur de l'utilisateur par la Liaison Interprocesseur (IPL) sur PL203. Le fonctionnement de l'IPL est basé sur le
protocole 'message et réponse', la référence, dans des circonstances normales, étant le processeur de l'utilisateur.
•
Port de programmation pour les CI du contrôle d'interface commune (CI A et CI B) - ce port utilise les broches (SC1x)
normalement affectées au second CI pilote de carte à mémoire, avec lignes horloge, données, accusé de réception,
activation et état.
•
I2C - l'UC a un périphérique intégré qui joue le rôle de référence pour le bus I2C pour tous les composants de la section
numérique, à savoir :
•
Codeur vidéo sur la carte MPEG
•
Tuner sur la carte COFDM
•
CI COFDM sur la carte COFDM
•
CI FEC sur la carte COFDM
•
NVM sur la carte COFDM
Des résistances de charge sont prévues sur la carte frontale sur le CI COFDM et le tuner, et sur le CI codeur vidéo (R532, R533)
pour produire 5V.
•
E-BUS donne un espace d'adresse de 2
bits de large pour communiquer avec et contrôler d'autres composants sur la carte, ce bus est utilisée sur la carte MPEG,
par :
23
mappé comme dans le tableau au début de cette section dans la forme de16
114