Hitachi CL32W30TAN Wartungshandbuch Seite 209

Testpunkt Netz-Name
TP656 PC1
TP657 PC2
TP645 CPS
TP666 CPS
Sheet7 Externer DRAM Controller
TP735 SIZ0
TP733 CPU_D13
TP734 /CS_DRAMC
TP706 CLK_27_1
TP700 EBM_D0
TP701 EBM_D1
TP702 EBM_D2
TP703 EBM_D3
TP704 EBM_D4
TP705 EBM_D5
TP707 EBM_D6
TP708 EBM_D7
TP709 EBM_D8
TP710 EBM_D9
TP711 EBM_D10
TP712 EBM_D11
TP713 EBM_D12
TP714 EBM_D13
TP715 EBM_D14
TP716 TDO_I_DRAMC_LLC
TP717 EBMA0
TP718 EBMA1
TP719 EBMA2
TP720 EBMA3
TP721 EBMA4
TP722 EBMA5
TP723 EBMA6
TP724 EBMA7
TP725 EBMA8
TP726 EBMA9
TP716 TDO_I_DRAMC_LLC
TP727 EBM_D15
TP728 EBOE
TP729 EBRAS1
TP730 EBCAS0
TP731 EBCAS1
TP732 EBWE1
Funktion
IEEE1394
IEEE1394
IEEE1394
IEEE1394
DRAM Regler Datengröße 0
CPU Daten 13
Chip-Auswahl DRAM Regler (Externer DRAM)
27 MHz Taktgeber
Datenübertragungsweg DRAM Regler an DRAM Bit 0 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 1 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 2 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 3 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 4 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 5 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 6 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 7 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 8 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 9 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 10 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 11 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 12 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 13 (Externer DRAM)
Datenübertragungsweg DRAM Regler an DRAM Bit 14 (Externer DRAM)
JTAG Test-Daten-Ausgang
Adressbus DRAM Regler an DRAM Bit 0 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 1 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 2 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 3 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 4 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 5 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 6 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 7 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 8 (Externer DRAM)
Adressbus DRAM Regler an DRAM Bit 9 (Externer DRAM)
JTAG Test-Daten-Ausgang
Datenübertragungsweg DRAM Regler an DRAM Bit 15 (Externer DRAM)
DRAM Daten-Ausgangs-Freigabe (Externer DRAM)
DRAM Zeilen-Adressen-Auswahl (Externer DRAM)
DRAM Spalten-Adressen-Auswahl 0 (Externer DRAM)
DRAM Spalten-Adressen-Auswahl 1 (Externer DRAM)
DRAM Daten-Schreib-Freigabe (Externer DRAM)
208