Hitachi CL32W30TAN Wartungshandbuch Seite 108

ID Point de test Nom Réseau
A097 EXT-IN-0
A093 EXT-IN-1
A098 EXT-IN-2
A164 REMISE A ZERO
A167 TCK
A173 TMS
A175 TDI
A140 CLK54M
A177 TDO
A111 CLK54M
TP808 /DTACK
TP809 /INT
TP811 I2C-COMMANDE
TP812 IC780-1
TP813 IC780-2
A155 SD1_1
A156 SD1_2
A157 SD1_3
A139 SD1_3
A138 SD1_2
A137 SD1_1
A136 SD0_3
A135 SD0_2
A134 SD0_1
A154 SD0_3
A153 SD0_2
A152 SD0_1
A163 STARTOUT
A171 DVOUT_LP
A151 DVOUT
TP817 STRT780
TP818 DVLP
TP819 MUX-OUT-26
TP820 MUX-OUT-25
TP821 MUX-OUT-24
TP822 MUX-OUT-23
TP823 MUX-OUT-22
TP824 _MUX-OUT-21
TP825 _MUX-OUT-20
TP826 _MUX-OUT-19
TP827 _MUX-OUT-18
TP828 MUX-OUT-17
TP829 MUX-OUT-16
TP830 MUX-OUT-15
TP831 MUX-OUT-14
TP832 MUX-OUT-13
TP833 MUX-OUT-12
TP834 MUX-OUT-11
TP835 MUX-OUT-10
TP836 MUX-OUT-9
TP837 MUX-OUT-8
TP838 MUX-OUT-7
TP839 MUX-OUT-6
TP840 MUX-OUT-5
TP841 MUX-OUT-4
TP842 MUX-OUT-3
TP843 MUX-OUT-2
TP844 MUX-OUT-1
TP845 MUX-OUT-0
A108 INTF-MODE
A110 PLLP2IO
A109 PLLVDD
A125
A146 DV780
A106 CAN 3V3
A055 3v3-COFDM
Fonction
Port d'entrée, non utilisé, 0V
Port d'entrée, non utilisé, 0V
Port d'entrée, non utilisé, 0V
Remise à zéro JTAG
Horloge JTAG
Sélection mode test JTAG
Entrée données test JTAG
Sortie horloge 54 MHz
Sortie données test JTAG
?????
Sortie accusé de réception DTA
Sortie Interruption
Activation porte tuner I2C
Broche de port inutilisée
Broche de port inutilisée
Deuxième sortie 4 bits bit de données 1
Deuxième sortie 4 bits bit de données 2
Deuxième sortie 4 bits bit de données 3
Deuxième sortie 4 bits bit de données 3 liaison à FEC
Deuxième sortie 4 bits bit de données 2 liaison à FEC
Deuxième sortie 4 bits bit de données 1 liaison à FEC
Première sortie 4 bits bit de données 3 liaison à FEC
Première sortie 4 bits bit de données 2 liaison à FEC
Première sortie 4 bits bit de données 1 liaison à FEC
Première sortie 4 bits bit de données 3
Première sortie 4 bits bit de données 2
Première sortie 4 bits bit de données 1
Décision logicielle de démarrage de OFDM
Deuxième sortie 4 bits données valides
Première sortie 4 bits données valides
Décision logicielle de démarrage de OFDM non utilisée
Deuxième sortie 4 bits données valides non utilisée
Bit bus entrée MUX 26 (pour test seulement)
Bit bus entrée MUX 25 (pour test seulement)
Bit bus entrée MUX 24 (pour test seulement)
Bit bus entrée MUX 23 (pour test seulement)
Bit bus entrée MUX 22 (pour test seulement)
Bit bus entrée MUX 21 (pour test seulement)
Bit bus entrée MUX 20 (pour test seulement)
Bit bus entrée MUX 19 (pour test seulement)
Bit bus entrée MUX 18 (pour test seulement)
Bit bus entrée MUX 17 (pour test seulement)
Bit bus entrée MUX 16 (pour test seulement)
Bit bus entrée MUX 15 (pour test seulement)
Bit bus entrée MUX 14 (pour test seulement)
Bit bus entrée MUX 13 (pour test seulement)
Bit bus entrée MUX 12 (pour test seulement)
Bit bus entrée MUX 11 (pour test seulement)
Bit bus entrée MUX 10 (pour test seulement)
Bit bus entrée MUX 9 (pour test seulement)
Bit bus entrée MUX 8 (pour test seulement)
Bit bus entrée MUX 7 (pour test seulement)
Bit entrée bus MUX 7 (pour test seulement)
Bit entrée bus MUX 5 (pour test seulement)
Bit entrée bus MUX 4 (pour test seulement)
Bit entrée bus MUX 3 (pour test seulement)
Bit entrée bus MUX 2 (pour test seulement)
Bit entrée bus MUX 1 (pour test seulement)
Bit entrée bus MUX 0 (pour test seulement)
Sélection mode série
Tension de contrôle VCO
PLL VDD pour PLL interne
Filtre PLL
Alimentation filtrée 3V3 CAN
Alimentation filtrée 3V3 COFDM
107