Hitachi CL32W30TAN Wartungshandbuch Seite 121

CODEUR VIDÉO
Le CI (IC500) utilisé est un composant analogique type ADV7170A qui comprend une capacité Macrovision. Il est capable de
produire des vidéo PAL ou NTSC avec télétexte VBI, légendes fermées (fonction NTSC) et insertion WSS. Dans cette application,
nous utilisons la puce en mode PAL et nous utilisons l'option WSS sur la ligne de balayage 23 pour permettre aux télévisions qui
répondent à cette option (y compris la section affichage TV des récepteurs de la série D8) de régler automatiquement la taille
d'image optimale en fonction des informations ADF (Active Format Descriptor) transmises.
Le CI est alimenté en 3,3V, mais les tampons de transistor de sortie sont alimentés par une ligne analogique séparée de 9V
directement à partir du fond de panier IDTV ou STB. Les 9V sont filtrés localement par L500, C500, C521, C525. L'alimentation du
CI est filtrée par L501, C503, C514.
Elle est contrôlée par le bus I2C dans le module numérique, et la remise à zéro est générée par l'UC, en commun avec la puce AV,
les résistances de charge sont R532, R533 et les résistance de protection série sont R508 et R510. R509 est installé pour
configurer l'adresse I2C.
R507 est utilisé pour fournir les courants de référence du CNA pour donner l'amplitude de sortie correcte.
La puce utilise l'horloge principale 27MHz comme référence pour le traitement des données vidéo entrantes, qui provient du CI
tampon d'horloge.
L'entrée vidéo est sous une forme 4:2:2 à 8 bits parallèle du codeur AV synchronisé par rapport à l'horloge principale 27MHz.
Les sorties sont composites (CVBS), rouge (R), vert (G) et bleu (B), qui sont tamponnées sur le port de sortie vidéo par les tampons
à transistor (Q500 - Q503, R522, R516, R17, R505, R506, R504, R514, R517, R513, R520, R519, R521). Un filtre supplémentaire
(C501, C518, C519, L502, L503) est utilisé dans la ligne composite pour réduire tous produits pseudonymes, de manière à ce que
la vidéo convienne à un poste de télévision dans lequel le traitement numérique est appliqué. Les sorties vidéo sont de plus filtrées
sur les broches de sortie de PL501 pour assurer la protection EMC/ESD.
Le système fonctionne avec le codeur PAL en mode de référence, c'est-à-dire qu'il fournit la synchronisation horizontales et
verticale au décodeur AV.
Les informations WSS sont transmises au codeur vidéo par le démux sous forme I2C pour insertion dans la ligne 23 du train
composite. Ces informations sont transmises au CI par l'UC sur le bus I2C.
Il y a des connexions de données et d'horloge à l'UC de manière à ce que le VBI World Standard Télétexte (WST) puisse être
supporté, mais cette fonction n'est pas actuellement utilisée.
CNA AUDIO (CONVERTISSEUR NUMÉRIQUE ANALOGIQUE)
Le CI (IC501) est du type cristal CS4334, alimenté en 5V pour donner suffisamment d'espace pour une sortie audio au niveau
SCART total sans distorsion. L'alimentation 5V est découplée localement par L505, CC508, C509, C522, C524.
Les données séries PCM (ASDATA), l'horloge d'échantillonnage (LRCLK), l'horloge de bit (BCLK) et l'horloge de référence de
suréchantillonnage (A_CLK) sont transmises par le CI décodeur AV au CNA audio.
Les sorties sont des sorties audio stéréo (gauche/droite) filtrées par R511, R500, C504, C505 à la sortie (PL500) pour assurer une
certaine protection ESD et contre les interférences.
Il n'y a aucune fonction de contrôle ou de remise à zéro sur le CNA. La sortie est par PL500.
CONTRÔLEUR DE DRAM EXTERNE (IC700, IC701)
GÉNÉRALITÉS
La carte de circuits imprimés est dotée d'un contrôleur de DRAM externe mappé sur l'E-BUS. La sélection de circuit pour cette
fonction est assurée par le CI de l'interface commune A. Ceci permet au bus de données de 16 bits de large et au bus d'adresse 24
bits de contrôler une DRAM EDO de 2Mo supplémentaire. Elle utilise IC700, IC701 et leurs composants associés, mais n'est pas
utilisée actuellement.
DESCRIPTION DU CIRCUIT
Un composant Altera (série 7128) est utilisé pour cette fonction. Il utilise E-BUS comme bus de données principal, et une sélection
de circuit mappée à partir de la puce CI A. La DRAM supportée est une DRAM EDO de 2Mo (1M x 16 bits) similaire à celle
supportée par l'UC principale.
Elle est installée pour couvrir des exigences futures possible mais elle n'est pas utilisée actuellement.
CAPACITÉ DE TEST JTAG
La puce Altera utilisée comme contrôleur de DRAM externe a une fonction de test JTAG. Elle peut être configurée dans un système
de test à 'une boucle' ou à 'deux boucles' avec d'autres puces sur la carte. De plus amples informations sont fournies à la section
'Test JTAG' plus loin.
INTERFACE IEEE1394 (IC600, IC601)
GÉNÉRALITÉS
IEEE1394 est un bus série rapide conçu pour fonctionner à des débits binaires de 100Mo/s, 200Mo/s et 400Mo/s. Il est capable de
transmettre sur des longueurs de câble relativement longues, par exemple, entre salles, et est donc employé pour transmettre des
trains de transport complets ou partiels de et vers des équipements d'affichage et des sources, par exemple des magnétoscopes
numériques.
La carte est dotée d'une interface IEEE1394 avec deux positions de prise. Ceci nécessite deux CI Texas Instruments, un puce de
couche liaison de données mappée sur l'E-BUS, et une puce de couche physique. Il est conçu pour utiliser une sélection de circuit
fournie par lE CI de l'interface commune A.
Le circuit requis est IC600, IC601 et leurs composants associés.
120