Werbung
FSP
Messen von Betrag und Phase eines Signals (I/Q-Datenaufnahme)
Aufgrund seiner internen Architektur ist der FSP in der Lage, neben Leistungswerten auch Betrag und
Phase eines Signals zu ermitteln und auszugeben. Damit stehen dem Anwender alle Möglichkeiten für
weitergehende Analysen (FFT, Demodulation etc.) offen.
Bild 7-3 zeigt die Hardware des Analysators von der ZF bis zum Prozessor. Das ZF-Filter ist das
Auflösefilter des Spektrumanalysators, einstellbar von 300 kHz bis 10 MHz. Der A/D-Wandler tastet die
ZF (20.4 MHz) mit 32 MHz ab.
Nach dem Abmischen ins komplexe Basisband wird tiefpassgefiltert und die Abtastrate reduziert. Die
Ausgangsabtastrate wird in 2er-Potenzen zwischen 15,625 kHz und 32 MHz eingestellt. Bei kleineren
Bandbreiten wird dadurch nutzloses Überabtasten vermieden, was Rechenzeit spart und die maximale
Aufzeichnungszeit erhöht.
Die I/Q-Daten werden in je einen 128-k-Worte umfassenden Speicher geschrieben. Die Hardware-
triggerung steuert den Speicher.
Die I/Q -Daten werden in je einen 16M-Worte umfassenden Speicher geschrieben. Von dort können sie
in 512k-Worte großen Blöcken ausgelesen werden. Die Hardwaretriggerung steuert den Speicher.
Analog
converter
IF filter
Analyzer IF
20.4 MHz
Bandwidths
300 kHz
32 MHz
1 MHz
sampling
3 MHz
10 MHz
Bild 7-3
Blockschaltbild der Signalverarbeitung des Analyzers
Abhängig von der gewählten Abtastrate können folgende maximale Bandbreiten bei der Messung
erreicht werden:
1093.4820.11
Data aquisition hardware
Digital down conversion
+ decimation
A/D
cos
decimation
A
NCO
20.4 MHz
D
filters
sin
clock
sampling rate
32 MHz / 2
n = 0 ... 11
Komplexere Programmbeispiele
I Memory
I data
128 k
Processor
Q Memory
Q data
128 k
n
Trigger
7.39
D-1
Werbung
Kapitel
