Werbung
Status-Reporting-System
Status-Reporting-System
Das Status-Reporting-System (siehe Bild 5-4) speichert alle Informationen über den momentanen
Betriebszustand des Gerätes, z.B., daß das Gerät momentan eine Kalibrierung durchführt, und über
aufgetretene Fehler. Diese Informationen werden in den Statusregistern und in der Error Queue
abgelegt. Die Statusregister und die Error Queue können über IEC-Bus abgefragt werden.
Die Informationen sind hierarchisch strukturiert. Die oberste Ebene bildet das in IEEE 488.2 definierte
Register Status Byte (STB) und sein zugehöriges Maskenregister: Service-Request-Enable (SRE). Das
STB erhält seine Information von dem ebenfalls in IEEE 488.2 definierten Standard-Event-Status-
Register (ESR) mit dem zugehörigen Maskenregister Standard-Event-Status-Enable (ESE) und den von
SCPI
definierten
Registern
Informationen über das Gerät enthalten.
Ebenfalls zum Status-Reporting-System gehören das IST-Flag ("Individual STatus") und das ihm
zugeordnete Parallel-Poll-Enable-Register (PPE). Das IST-Flag faßt, wie auch der SRQ, den gesamten
Gerätezustand in einem einzigen Bit zusammen. Das PPE erfüllt für das IST-Flag die gleiche Funktion
wie das SRE für den Service Request.
Der Ausgabepuffer enthält die Nachrichten, die das Gerät an den Controller zurücksendet. Er ist kein
Teil des Status-Reporting-Systems, bestimmt aber den Wert des MAV-Bits im STB und ist daher in Bild
5-4 dargestellt.
Aufbau eines SCPI-Statusregisters
Jedes SCPI-Register besteht aus fünf Teilen, die jeweils 16 Bit breit sind und verschiedene Funktionen
haben (siehe Bild 5-3). Die einzelnen Bits sind voneinander unabhängig, d.h., jedem Hardwarezustand
ist eine Bitnummer zugeordnet, die für alle fünf Teile gilt. So ist beispielsweise Bit 3 des
STATus:OPERation-Registers in allen fünf Teilen dem Hardwarezustand "Warten auf Trigger"
zugeordnet. Bit 15 (das höchstwertige Bit) ist bei allen Teilen auf Null gesetzt. Damit kann der Inhalt der
Registerteile vom Controller als positive Integerzahl verarbeitet werden.
15 14 13 12
CONDition-Teil
15 14 13 12
PTRansition-Teil
15 14 13 12
NTRansition-Teil
15 14 13 12
EVENT-Teil
&
&
& & & & &
& & & & & & & & &
15 14 13 12
ENABle-Teil
Bild 5-3
Das Status-Register-Modell
1164.4556.11
STATus:OPERation
3 2 1 0
3 2 1 0
3 2 1 0
3 2 1 0
zum übergeordneten Register
+
Summen-Bit
3 2 1 0
5.18
und
STATus:QUEStionable,
& = logisch UND
+
= logisch ODER
aller Bits
FSP
die
detaillierte
D-1
Werbung
Kapitel
