Inhaltsverzeichnis
Werbung
HARDWARE
Anschluss Signal-
name
3A
-
3B
-
4A
DB7
4B
DB6
5A
DB5
5B
DB4
6A
DB3
6B
DB2
7A
DB1
7B
DB0
8A
/WR
8B
/RD
9A
/MREQ Speicheranforderung, Sig-
9B
/IORQ
10A
IEO
10B
IEI
74
Signalbedeutung
nicht belegt
nicht belegt
Datenbus
Datenbus
Datenbus
Datenbus
Datenbus
Datenbus
Datenbus
Datenbus
Schreiben, Signal zeigt an,
dass durch den Prozessor
Daten zum Speicher bzw.
zu den E/A-Kanälen trans-
portiert werden.
Lesen, Signal zeigt an,
dass durch den Prozessor
Daten oder Befehle vom
Speicher bzw. von den E/A-
Kanälen gelesen werden.
nal zeigt eine gültige Ad-
resse für eine Speicher-
lese- oder -schreibopera-
tion an.
Ein-/Ausgabeanforderung,
Signal zeigt eine gültige
Ein-/Ausgabeadresse an.
Zusammen mit M1 zeigt
das Signal an, dass ein
Interruptgesuch von der
CPU akzeptiert wurde.
Interrupt-Freigabe-
Ausgang.
Interrupt-Freigabe-Eingang.
Aktiv-
Sonstige
Pegel
Bedingungen
High
bidirektional*, ange-
schlossene Sender
High
müssen 3-state-
High
Ausgänge besitzen.
High
High
High
High
High
Low
unidirektional*
Low
unidirektional*
Low
unidirektional*
Low
unidirektional*
High
unidirektional, Priori-
tätssteuerung der
E/A-Kanäle.
High
unidirektional, Priori-
tätssteuerung der
E/A-Kanäle.
2
Werbung
Kapitel
Inhaltsverzeichnis
