Inhaltsverzeichnis
Werbung
Saia-Burgess Controls AG
5.17.1
PCD2.H150, SSI Interface Modul für Absolut-Encoder
Anwendung
Das PCD2.H150 Modul ist ein Interface-Modul für den SSI-Standard. (SSI =
Synchronous Serial Interface). Der SSI-Standard kommt bei den meisten Absolut-
Encodern zum Einsatz. Details zu den SSI- Spezifikationen können der Broschüre
"SSI - Technische Informationen" der Firma STEGMANN entnommen werden.
Die Hardware besteht aus einer RS-422 Schnittstelle zum SSI-Interface und 4
digitalen, frei verwendbaren Ausgängen. Die Funktionen des Moduls sind in einem
FPGA enthalten (FPGA = Field Programmable Gate Array).
Technische Daten
Auflösung:
Taktfrequenz:
Die zu wählende Frquenz ist von der
Kabellänge abhängig:
Datencode:
Lesemodus:
Offset-Position:
Ausführungszeit:
Kabelbruch-Erkennung:
Flags
SSI-Interface
1Eingang für SSI Daten
1 Ausgang für den SSI-Clock
Digitale Ausgänge
Anzahl Ausgänge:
Anschluss 4 = A 12:
Anschluss 5 = A 13:
Anschluss 6 = A 14:
Anschluss 7 = A 15:
Schaltleistung:
Kurzschluss-Schutz:
Galvanische Trennung:
Spannungsabfall:
Schaltungsart:
Ausgangsverzögerung:
Stromversorgung
Interne Stromaufnahme:
(ab +5 V Bus)
Interne Stromaufnahme:
(ab V+ Bus)
Handbuch EA-Module für PCD1 / PCD2 │ Dokument 27-600 – Ausgabe GER09 │ 2019-05-01
konfigurierbar für 8 ... 2 9 Daten Bit und 0 ... 2 Steuer-Bit
konfigurierbar für 100 kHz, 200 kHz, 300 kHz
und 500 kHz (Eingangsfilter für 500 kHz ausgelegt)
Kabellänge
Frequenz
< 50 m max.
500 kHz
< 100 m max.
300 kHz
< 200 m max.
200 kHz
< 400 m max.
100 kHz
als Gray- oder Binärcode konfigurierbar
Normal (single read). Ring Modus: 'double read and compa-
re' (nicht alle Encoder unterstützen diesen Modus)
Bei der Initialisierung des PCD2.H150 kann eine Offset-Po-
sition definiert werden. Dieser Offset wird in den FBs immer
subtrahiert. Der Befehl 'Set Zero' verwendet auch dieses
Offset-Register.
typ. 1.5 ms für das Lesen des SSI Werts
mit dem FB 'timeout' (10 ms)
'fTimeout', (bei Kabelbruch, Encoder-Defekt, falscher Adres-
sierung)
'fPar_Err', (bei falschem FB Parameter)
'fRing_err' (bei Fehler in 'double read')
RS-422, galvanisch getrennt
RS-422, nicht galvanisch getrennt,
da der Eingang am Encoder normalerweise isoliert ist
4
Speed high
Speed low
Dir + Positive Richtung
Dir - Negative Richtung
je 0.5 A im Bereich von 10 ... 3 2 VDC, Welligkeit max. 10 %
ja, I
=1.5 A
max
nein
max. 0.3 V bei 0.5 A
Plus wird geschaltet
typ. 50 µs, max. 100 µs, bei ohmscher Last
25 mA
0 mA
E/A für PCD1 und PCD2
PCD2.H150
5-116
5
Quicklinks ausblenden:
Werbung
Inhaltsverzeichnis
