Herunterladen Inhalt Inhalt Diese Seite drucken

Aim-TTI TGA1240 Series Bedienungsanleitung Seite 83

40mhz arbitrary waveform generators
Inhaltsverzeichnis

Werbung

Bit 7 −
Eingeschaltet. Wird gesetzt, wenn das Gerät eingeschaltet wird.
Bit 6 −
Nicht belegt.
Bit 5 −
Befehlsfehler. Wird gesetzt, wenn ein Syntaxfehler in einem Befehl vom Bus
entdeckt wird. Der Parser wird zurückgesetzt und fährt mit dem nächsten,
eingehenden Byte fort.
Bit 4 −
Ausführungsfehler. Wird gesetzt, wenn ein Fehler bei der Ausführung eines
vollständig interpretierten Befehls auftritt. Die entsprechende Fehlernummer wird an
das Execution Error Register gemeldet.
Bit 3 −
Nicht belegt.
Bit 2 −
Abfragefehler. Wird gesetzt, wenn ein Abfragefehler auftritt. Die entsprechende
Fehlernummer (siehe unten) wird an das Query Error Register gemeldet.
1. Unterbrechungsfehler
2. Blockierungsfehler
3. Abschlussfehler
Bit 1 −
Nicht belegt.
Bit 0 −
Operation abgeschlossen. Wird abhängig vom *OPC-Befehl gesetzt.
Status Byte Register und Service Request Enable Register
Diese beiden Register sind, wie vom IEEE 488.2-Standard vorgegeben, implementiert. Alle im
Status Byte Register gesetzten Bits, die sich auf die gesetzten Bits im Service Request Enable
Register beziehen, sorgen dafür, dass das RQS/MSS-Bit im Status Byte Register gesetzt wird
und somit ein Service Request auf dem Bus generiert wird.
Das Status Byte Register wird entweder mit dem Befehl ∗STB? abgefragt, der MSS in Bit 6
zurückbringt, oder durch serielles Pollen, das RQS in Bit 6 zurückbringt. Das Service Request
Enable Register wird mit dem Befehl ∗SRE <nrf> gesetzt und mit dem Befehl ∗SRE?
ausgelesen.
Bit 7 −
Nicht belegt.
Bit 6 −
RQS/MSS. Dieses Bit enthält, wie in IEEE 488.2 festgelegt, sowohl die Requesting
Service-Meldung als auch die Master Status Summary-Meldung. RQS wird als
Antwort auf serielles Pollen zurückgebracht, und MSS I−s wird als Reaktion auf den
Befehl *STB? zurückgegeben.
Bit 5 −
ESB. Das Event Status Bit. Dieses Bit wird gesetzt, wenn sich gesetzte Bits im
Standard Event Status Register auf gesetzte Bits im Standard Event Status Enable
Register beziehen.
Bit 4 −
MAV. Das Message Available-Bit. Dieses Bit wird gesetzt, wenn das Gerät eine fertig
formatierte Antwort für zum Versenden an den Controller bereithält. Das Bit wird
zurückgesetzt, nachdem das Antwortabschlusszeichen gesendet wird.
Bit 3 −
Nicht belegt.
Bit 2 −
Nicht belegt.
Bit 1 −
Nicht belegt.
Bit 0 −
Nicht belegt.
82

Werbung

Inhaltsverzeichnis
loading

Inhaltsverzeichnis