Robotron Z 1013 Handbuch Seite 27

Je nach Lage von E1 erhält die CPU den Takt mit der Frequenz
entsprechend folgender Zuordnung:
Lage
E1.1
E1.2
Mittels des Widerstandes R52 erfolgt noch die erforderliche
Pegelanpassung zur Speisung der CPU (A7) und des E/A-Schalt-
kreises A45.
Dieser Takt realisiert die Synchronität aller Zeitabläufe.
3.2.3 RESET-Logik
Um einen definierten Anfangszustand der CPU zu erreichen, ist
die RESET-Steuerung erforderlich. RESET kann von 3 Stellen
ausgelöst werden:
1. Taste TA1 auf der Leiterplatte (RESET-Taste)
2. Externe Tastatur über den Steckverbinderanschluß X2:A02
3. A20 des Systemsteckverbinders X1
Eine spezielle Schaltung sorgt dafür, daß der Datenbustreiber
A1 inaktiv wird,
Unmittelbar an der CPU werden die Datenleitungen über die
Widerstände R44 ... R51 auf Masse, d. h. L-Pegel gelegt.
Da die CPU nach aktiven RESET den Befehlszähler auf die 0000H
einstellt, werden
gelesen. Das bedeutet für den Prozessor die Ausführung eines
sogenannten
Ausführung wird der Befehlszähler um eins erhöht. Auf diese
Art und Weise zählen die Adressen hoch, bis die Adresse des
Betriebssystems erreicht wird und das Signal /CS aktiviert
wird, das den Datenbus mit Hilfe der Logik wieder frei gibt.
Als nächstes
Betriebssystemprogrammes gelesen und dieses wird abgearbeitet.
Damit die Länge des Reset-Impulses von der Länge der Betäti-
gung unabhängig wird, wurde ein Monoflop verwendet. Damit wird
eine zeitgerechte
gewährleistet. Einige periphere Schaltkreise besitzen keinen
Reset-Anschluß. Sie werten das alleinige Auftreten des Signale
/M1 als Resetimpuls. Damit auch diese Schaltkreise in einen
definierten Anfangszustand versetzt werden können, wurden die
Signale /RESET und /M1 zum Signal /PM1 verknüpft, welches die
Rücksetzfunktion ausführt.
Systemtakt
1 MHz
2 MHz
d. h.
nun auf
Leerbefehls
wird jetzt
Auffrischung
er wird vom
dieser Adresse
(NOP, s. 4.3.15).
der
der
24
Prozessor getrennt.
die Daten
Bei
erste Befehl
dynamischen
00H
dessen
des
Speicher