Werbung
An-
Signal-
schluss
name
9A
/MREQ
9B
/IORQ
10A *
10
IEO
10B *
10
IEI
11A
AB14
11B
AB15
12A
AB12
12B
AB13
13A
AB10
13B
AB11
14A
AB8
14B
AB9
15A
/WAIT
*10 Das Signal IEI liegt beim D002 am EXPANSION-INTERFACE-IN an 10A und 10B an
und das Signal IEO am EXPANSION-INTERFACE-OUT an 10A und 10B
2. HARDWARE
Signalbedeutung
Speicheranforderung:
Signal zeigt eine gültige Ad-
resse für eine Speicherlese-
oder -schreiboperation an
Ein-/Ausgabeanforderung:
Signal zeigt eine gültige
Ein-/Ausgabeadresse an
bzw. zusammen mit M1,
dass ein Interruptgesuch
von der CPU akzeptiert
wurde
Interrupt-Freigabe-Ausgang:
Signal zeigt an, dass sich
keine E/A-Ports mit höherer
Priorität im Interrupt-Be-
handlungszustand befinden
Interrupt-Freigabe-Eingang:
Signal zeigt an, dass sich
keine E/A-Ports mit höherer
Priorität im Interrupt-Be-
handlungszustand befinden
Adressbus Bit 14
Adressbus Bit 15
Adressbus Bit 12
Adressbus Bit 13
Adressbus Bit 10
Adressbus Bit 11
Adressbus Bit 8
Adressbus Bit 9
Warten:
Signal zeigt dem Prozessor
an, dass der adressierte
Speicher bzw. E/A-Port
nicht für einen Datenaus-
tausch bereit ist
Aktiv-
Sonstige
Pegel
Bedingungen
Low
Unidirektional *
Low
Unidirektional *
High Unidirektional,
Prioritätssteuerung der
E/A-Ports; Signal zum IEI
des nachfolgenden E/A-
Ports
High Unidirektional,
Prioritätssteuerung der
E/A-Ports; Signal vom
IEO des vorherigen E/A-
Ports
High
Unidirektional *
angeschlossene Sender
High
müssen 3-state-Aus-
High
gänge besitzen
High
High
High
High
High
Low Sammelleitung,
angeschlossene Sender
müssen Open-Kollektor-
Stufen besitzen
11
11
11
,
97
Werbung
