Werbung
An-
Signal-
schluss
name
15B
/RFSH
16A
AB6
16B
AB7
17A
AB4
17B
AB5
18A
AB2
18B
AB3
19A
AB0
19B
AB1
20A
/RESET Rücksetzen:
20B
/BUSRQ Busanforderung:
21A
TAKT
21B
00
22A
/M1
22B
/HALT
*11 Signalleitung direkt mit der CPU verbunden, kann bei DMA-Zugriff von extern gesteuert
werden, das gilt jedoch nur für die beiden Modulsteckplätze 8 und C und den Expansi-
onsport im Grundgerät – nicht bei den Erweiterungsgeräten!
98
2. HARDWARE
Signalbedeutung
Auffrischen:
Signal zeigt an, dass die
Adressleitungen AB0...AB6
eine Adresse zum Auffri-
schen von dynamischen
RAMs führen
Adressbus Bit 6
Adressbus Bit 7
Adressbus Bit 4
Adressbus Bit 5
Adressbus Bit 2
Adressbus Bit 3
Adressbus Bit 0
Adressbus Bit 1
Zentrales Rücksetzsignal
Signal zeigt dem Prozessor
an, dass er die Busherr-
schaft abgeben soll
Systemtakt
Masse, Bezugspotential
Befehlslesezyklus:
Signal zeigt an, dass der
Prozessor einen Befehls-
lesezyklus durchführt bzw.
zusammen mit /IORQ, dass
ein Interruptgesuch von der
CPU akzeptiert wurde
Prozessor-HALT:
Signal zeigt den HALT-Zu-
stand des Prozessors an
Aktiv-
Sonstige
Pegel
Bedingungen
Low Unidirektional
High
Unidirektional *
angeschlossene Sender
High
müssen 3-state-Aus-
High
gänge besitzen;
High
Adressierung von Spei-
cher und E/A-Ports,
High
AB0...AB6 sind mit
High
/RFSH als Refresh-
High
Adresse für dynamische
High
RAMs gültig
Low Sammelleitung,
angeschlossene Sender
müssen Open-Kollektor-
Stufen besitzen
Low Sammelleitung,
angeschlossene Sender
müssen Open-Kollektor-
Stufen besitzen
-
Unidirektional,
nur Grundgerät als Sen-
der zulässig
-
Low Unidirektional
Low Unidirektional
11
Werbung
