Tabelle 73:
Bit
Prozesseinga-
bedaten - Zähl-
betrieb von
XN-1CNT-
24VDC
STS_OFLW
STS_CMP2
STS_CMP1
STS_SYN
XI/ON: XN-GWBR-MODBUS-TCP 10/2011 MN05002009Z-DE www.eaton.com
Wert, Bedeutung
Status Obere Zählgrenze
Wird gesetzt, wenn die obere Zählgrenze überschritten wurde.
Dieses Bit muss durch das Steuerbit RES_STS zurückgesetzt
werden.
Status Vergleicher 2
Dieses Statusbit zeigt dann ein Vergleichsergebnis zum Verglei-
cher 2 an, wenn:
der Ausgang DO2 mit CTRL_DO2 = 1 freigegeben ist und über
MODE_DO2 = 01, 10 oder 11 ein Vergleich durchgeführt wird.
Ansonsten zeigt STS_CMP2 lediglich an, dass der Ausgang
gesetzt ist oder war.
STS_CMP2 wird auch gesetzt, wenn bei nicht freigegebenem
Ausgang DO2 SET_DO2 = 1.
Dieses Bit muss durch das Steuerbit RES_STS zurückgesetzt
werden.
Status Vergleicher 1
Dieses Statusbit zeigt dann ein Vergleichsergebnis zum Verglei-
cher 1 an, wenn:
der Ausgang DO1 mit CTRL_DO1 = 1 freigegeben ist und über
MODE_DO1 = 01, 10 oder 11 ein Vergleich durchgeführt wird.
Ansonsten zeigt STS_CMP1 lediglich an, dass der Ausgang
gesetzt ist oder war.
STS_CMP1 wird auch gesetzt, wenn bei nicht freigegebenem
Ausgang DO1 SET_DO1 = 1.
Dieses Bit muss durch das Steuerbit RES_STS zurückgesetzt
werden.
Status Synchronisation
Nach erfolgreicher Synchronisation ist das Bit STS_SYN gesetzt.
Dieses Bit muss durch das Steuerbit RES_STS zurückgesetzt
werden.
9.1 Datenabbild der Technologiemodule
9 Anhang
159