Inhaltsverzeichnis
Werbung
3
Bussystem des ERTEC 200
Der ERTEC 200 besitzt intern zwei interne Busse.
hochperformanten Kommunikationsbus (Multilayer AHB-Bus)
Peripheriebus (APB-Bus)
Folgende Funktionsblöcke sind direkt am Multi-Layer AHB-Bus angeschlossen:
ARM946E-S
IRT-Switch
LBU
Interrupt-Controller
EMIF-Interface
DMA-Controller
Über eine AHB/APB-Bridge können die Master auf die restliche Peripherie zugreifen, die am niederperformanten APB-
Bus angeschlossen sind.
3.1
Kommunikationsbus „Multi-Layer AHB"
Der Multi-Layer AHB Bus zeichnet sich durch eine hohe Busverfügbarkeit und Datenübertragung aus. Es ist ein 32-Bit
breiter multimasterfähiger Bus. Er arbeitet mit einer Frequenz von 50 MHz und besitzt die Funktionalität des ARM-AHB-
Busses (siehe Dokument /4/ Kapitel 3). Durch Zusammenschaltung mehrerer AHB-Segmente im Multi-Layer-AHB-Bus
können 4 Master gleichzeitig auf verschiedene Slaves zugreifen.
3.1.1
AHB-Arbiter
Die Zugriffssteuerung bei gleichzeitigen Zugriff mehrerer Master auf einen Slave erfolgt durch Arbiter. Jeder
AHB-Arbiter verwendet das gleiche Arbitrierungsverfahren. Eingestellt ist „Round-Robin". Alternativ kann durch
Parametrierung des Bits ARB_MODE im System-Control-Register M_LOCK_CNTL eine fest vorgegebene Prioritäts-
Zuordnung der AHB-Master eingestellt werden. Wegen der dynamischen Abläufe am Multilayer-AHB-Bus sollte auf eine
feste Prioritätszuordnung verzichtet werden. Das Arbitrierverfahren Round-Robin verhindert ein gegenseitiges Blockieren
der AHB-Master für einen längeren Zeitraum am Multi-Layer-AHB-Bus.
Bei der festen Prioritätszuordnung hat die höchste Priorität der ARM, gefolgt von IRT, DMA und LBU mit der niedrigsten
Priorität.
3.1.2
AHB-Master-Slave-Kopplung
In der folgenden Tabelle ist dargestellt welcher AHB-Master mit welchem AHB-Slave kommuniziert.
Slave
APB
Slave 1
Master
ARM
IRT
DMA
LBU
Tabelle 6: Übersicht AHB-Master-Slave Zugriffe
Bei regelungsrelevanten Anwendungen ist darauf zu achten, dass sich die AHB-Master nicht gegenseitig über einen
längeren Zeitraum blockieren. Dies wäre möglich wenn z.B. IRT-Master und ARM-Master zeitversetzt auf den gleichen
EMIF-Slave zugreifen wollen. In diesem Fall müsste der ARM-Master in einem „Wait" verweilen bis der IRT-Master den
EMIF-Slave wieder freigibt. Um dies zu Verhindern hat der IRT-Switch eine Überwachung eingebaut, die nach 8
aufeinanderfolgenden Datentransfers (Burst- oder Singlezugriff) den Slave kurzzeitig über einen IDLE-State freigibt. In
dieser Phase kann dann ein anderer AHB-Master auf diesen Slave zugreifen.
3.2
Peripheriebus APB
Der APB-Bus ist über eine AHB/APB-Bridge am Multi-Layer-AHB-Bus angeschlossen. Der APB-Bus ist 32-Bit breit und
arbeitet mit einer Frequenz von 50 MHz.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
(Master)
(Master/Slave)
(Master)
(Slave)
(Slave)
(Master/Slave)
AHB-Master-Slave-Kopplung
EMIF
Slave 2
X
X
X
X
X
X
X
DMA
IRT
Slave 3
Slave 4
X
X
X
31
INT-Control
Slave 5
X
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
