Inhaltsverzeichnis
Werbung
12.2 Literaturverzeichnis:.......................................................................................................................................96
Abbildungsverzeichnis
Abbildung 1: ERTEC 200-Block-Diagramm......................................................................................................................... 9
Abbildung 2: ERTEC 200-Gehäusebeschreibung ............................................................................................................. 10
Abbildung 3: Aufbau ARM946E-S Prozessorsystem......................................................................................................... 20
Abbildung 4: GPIO Zelle am GPIO-Port [31:0] des ERTEC 200 ....................................................................................... 34
Abbildung 5: Blockschaltbild des F-Counter...................................................................................................................... 42
Abbildung 6: Watchdog-Timing ......................................................................................................................................... 44
Abbildung 7: Blockschaltbild UART................................................................................................................................... 47
Abbildung 8: Blockschaltbild SPI....................................................................................................................................... 53
Abbildung 9: Taktgenerierung im ERTEC 200 .................................................................................................................. 64
Abbildung 10: Taktversorgung der Ethernetanschaltung .................................................................................................. 65
Abbildung 11: Hochlaufphase der PLL.............................................................................................................................. 65
Abbildung 12: Verschaltung der Adressen zwischen Host und ERTEC 200-LBU ............................................................. 76
Abbildung 13: LBU-Read-Sequenz bei separater RD-/WR-Leitung .................................................................................. 78
Abbildung 14: LBU-Write-Sequenz bei separater RD-/WR-Leitung .................................................................................. 79
Abbildung 15: LBU-Read-Sequenz bei gemeinsamer RD-/WR-Leitung............................................................................ 80
Abbildung 16: LBU-Write-Sequenz bei gemeinsamer RD-/WR-Leitung............................................................................ 81
Tabellenverzeichnis
Tabelle 1: ERTEC 200 Pinbelegung und Signalbeschreibung .......................................................................................... 18
Tabelle 2: Übersicht IRQ-Interrupts................................................................................................................................... 24
Tabelle 3: Übersicht FIQ-Interrupts ................................................................................................................................... 24
Tabelle 4: Übersicht Interrupt-Control-Register................................................................................................................. 26
Tabelle 5: CP15 Register - Übersicht................................................................................................................................ 30
Tabelle 6: Übersicht AHB-Master-Slave Zugriffe............................................................................................................... 31
Tabelle 7: Zugriffsart und Datenbreite der Peripherie ....................................................................................................... 32
Tabelle 8: Auswahl der Downloadquelle ........................................................................................................................... 33
Tabelle 9: Übersicht GPIO-Register.................................................................................................................................. 35
Tabelle 10: Übersicht Timer-Register................................................................................................................................ 39
Tabelle 11: Übersicht F-Timer-Register ............................................................................................................................ 43
Tabelle 12: Übersicht WD-Register................................................................................................................................... 45
=50 MHz.................................................................................................. 48
Tabelle 14: Übersicht UART-Register ............................................................................................................................... 48
Tabelle 15: Übersicht SPI-Register ................................................................................................................................... 54
Tabelle 16: Übersicht System-Control-Register ................................................................................................................ 58
Tabelle 17: Übersicht Takte des ERTEC 200.................................................................................................................... 63
Tabelle 18: Konfigurationen für ERTEC 200 ..................................................................................................................... 68
Tabelle 19: Übersicht EMIF-Register ................................................................................................................................ 70
Tabelle 20: Einstellung verschiedener Pagegrößen.......................................................................................................... 75
Tabelle 21: Einstellung verschiedener Offsetbereiche ...................................................................................................... 75
Tabelle 22: Adress-Mapping aus Sicht eines externen Host-Prozessors am LBU-Port .................................................... 76
Tabelle 23: Aufstellung der Zugriffe auf Adressbereiche von ERTEC 200........................................................................ 77
Tabelle 24: Hostzugriffe auf Adressbereiche von ERTEC 200.......................................................................................... 77
Tabelle 25: Timing für LBU-Lesezugriffe mit separater Read-/Writeleitung ...................................................................... 78
Tabelle 26: Timing für LBU-Schreibzugriffe mit separater Read-/Writeleitung .................................................................. 79
Tabelle 27: Timing für LBU-Readzugriffe mit gemeinsamer Read-/Writeleitung ............................................................... 80
Tabelle 28: Timing für LBU-Schreibzugriffe mit gemeinsamer Read-/Writeleitung............................................................ 81
Tabelle 29: Übersicht LBU-Register.................................................................................................................................. 82
Tabelle 30: DMA-Transfermodi ......................................................................................................................................... 84
Tabelle 31: Peripherie-Synchronisationssignale ............................................................................................................... 84
Tabelle 32: Übersicht DMA-Register................................................................................................................................. 85
Tabelle 33: Aufteilung der Speicherbereiche..................................................................................................................... 90
Tabelle 34: Detaillierte Beschreibung der Speichersegmente........................................................................................... 92
Tabelle 35: Steckerbelegung JTAG-Schnittstelle .............................................................................................................. 94
7
Copyright © Siemens AG 2010. All rights reserved.
ERTEC 200 Handbuch
Änderungen vorbehalten
Version 1.1.2
Werbung
Inhaltsverzeichnis
