Inhaltsverzeichnis
Werbung
7.4
Page-Control-Einstellung
Mit dem Page-Control-Register kann der Anwender die Zugriffsart auf die entsprechende Page einstellen. Bestimmte
Bereiche des ERTEC 200 müssen mit einem 32-Bit Datenzugriff durchgeführt werden, um eine Konsistenz der Daten zu
gewährleisten. Bei anderen Bereichen ist auch ein 8-Bit- oder 16Bit-Datenzugriff erlaubt. Die folgende Tabelle zeigt an,
welche ERTEC 200-Adressbereiche zwingend als 32-Bit Zugriffe eingestellt werden müssen:
ERTEC 200 Bereich
System-Control-Register
Timer 0 / 1 / 2
F-Counter
Watchdog
IRT-Register
SDRAM
KRAM (als User-RAM)
KRAM (Switch-RAM)
Restliche APB Peripherie
(UARTs, SPI, GPIO)
Tabelle 23: Aufstellung der Zugriffe auf Adressbereiche von ERTEC 200
In den Paging Control Registern wird eingestellt, ob der entsprechende Pagebereich 16-Bit oder 32-Bit organisiert
angesprochen wird. Bei einer 16-Bit breit organisierten Page wird jeder Byte- oder Wordzugriff zum AHB-Bus
weitergeleitet. Bei einer 32-Bit breit organisierten Page wird beim Lesen auf das LOW-Word ein
32-Bit Lesezugriff am AHB-Bus durchgeführt, das LOW-Word weitergeleitet und das HIGH-Word in der LBU
zwischengespeichert. Ein nachfolgendes Lesen auf der High-Word-Adresse gibt den zwischengespeicherten Wert aus.
Damit ist ein konsistentes Lesen von 32-Bit Daten auf einem 16-Bit Bus gewährleistet. Beim 32-Bit Schreibzugriff wird
zuerst das LOW-Word im LBU-Bereich zwischengespeichert. Mit dem Schreibzugriff auf das HIGH-Word wird dann ein
32-Bit-Zugriff auf den AHB-Bus durchgeführt. Byte Zugriffe werden direkt an den AHB-Bus weitergegeben und sind
deshalb bei einer 32-Bit breiten Page nicht sinnvoll.
Beim Hostzugriff auf die Adressbereiche des ERTEC 200 muß unterschieden werden zwischen 16-Bit- und 32-Bit-Host-
Prozessor.
Bei einem 16-Bit-Host-Prozessor wird die Datenbreite der Variablen definiert. Die verschiedenen Compiler realisieren die
Zugriffe in beliebiger Reihenfolge. Es muß bei einem 32-Bit Zugriff durch die Anwendersoftware sichergestellt werden,
das der Zugriff in der Reihenfolge LOW-Word und danach HIGH-Word auf den 32-Bit-Adressbereich erfolgt.
Bei einem 32-Bit-Host-Prozessor wird die Zugriffsreihenfolge durch Einstellung seines „Externen Bus Controllers"
festgelegt. Der Adressbereichszugriff muß in diesem Fall als „Little-Endian-Zugriff" parametriert werden.
7.5
Host-Zugriffe auf den ERTEC 200
Beim Zugriff eines Host auf den ERTEC 200 verhält sich dieser wie ein „16-Bit Little Endian" Baustein mit 8-Bit und 16-
Bit Zugriffsmöglichkeiten. Folgende Zugriffe werden unterstützt:
LBU_BE1_N
1
0
0
Tabelle 24: Hostzugriffe auf Adressbereiche von ERTEC 200
Die Zugriffe des Host erfolgen asynchron zum AHB-Clock des ERTEC 200. Deshalb werden sie auf den AHB-Clock
einsynchronisiert. Die folgenden Abbildungen zeigen verschiedene Read- und Write-Sequenzen mit den dazugehörigen
Timingwerten:
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
32-Bit Zugriff notwendig
x
x
x
x
x
-
-
-
-
LBU_BE0_N
LBU_A0
0
1
0
Rest
32-Bit Zugriff möglich
-
-
-
-
-
x
x
x
x
AHB-Zugriff
0
8-Bit LOW
1
8-Bit HIGH
0
16-Bit
nicht erlaubt
77
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
