Lbu Write Zum Ertec200 Mit Gemeinsamer Read-/Writeleitung (Ready Low Aktiv); Host Interrupt Handling; Abbildung 16: Lbu-Write-Sequenz Bei Gemeinsamer Rd-/Wr-Leitung; Tabelle 28: Timing Für Lbu-Schreibzugriffe Mit Gemeinsamer Read-/Writeleitung - Siemens ERTEC 200 Handbuch

7.5.4

LBU Write zum ERTEC200 mit gemeinsamer Read-/Writeleitung (Ready low aktiv)

LBU_CS_R_N/
LBU_CS_M_N
LBU_WR_N
t
ACS
LBU_A(20:0)/
LBU_SEG(1:0)/
LBU_BE(1:0)_N
LBU_RDY_N
LBU_D(15:0)

Abbildung 16: LBU-Write-Sequenz bei gemeinsamer RD-/WR-Leitung

Parameter
t write signal asserted to chip select setup time
WCS
t address valid to chip select asserted setup time
ACS
t chip select asserted to ready enabled delay
CRE
t chip select asserted to data valid delay
CDV
t ready active pulse width
RAP
t write signal deasserted to chip select deasserted hold time
CWH
t address valid to chip select deasserted hold time
CAH
t ready asserted to chip select deasserted delay
RTC
t data valid/enabled to chip select deasserted hold time
CDH
t write recovery time
WR
Tabelle 28: Timing für LBU-Schreibzugriffe mit gemeinsamer Read-/Writeleitung
1
Die Setup-Zeit des Schreib-Signals muss eingehalten werden, sonst treibt die LBU den ERTEC 200 Datenbus.
Die LBU besitzt getrennte Chip-Select-Leitungen für die Page Register (LBU_CS_R_N) und den Zugriff auf den AHB-
Bus (LBU_CS_M_N). Die beiden Chip Selects dürfen nicht gleichzeitig aktiv werden und auch nicht während eines LBU-
Zugriffs gewechselt werden.
7.6

Host Interrupt Handling

Der ERTEC 200 generiert 2 Interrupt-Signale LBU_IRQ0_N und LBU_IRQ1_N zum externen Host. Beide Interrupts
werden im IRT-Switch-Interrupt-Controller generiert. Beide Signale sind default auf „Low-Aktiv" eingestellt. Sie können
aber auch im IRT-Switch umparametriert werden.
Ein Mailbox-Handling zwischen dem ARM946E-S und einem externen Host ist über den IRT-Switch-Interrupt-Controller
möglich.
Ein Interrupt-Request vom ARM946E-S zum Host-Prozessor wird durch Schreiben auf das Registern
Activate_HP_Interrupt ausgelöst.
Ein Interrupt-Request vom Host-Prozessor zum ARM946E-S wird durch Schreiben auf das Registern
Activate_SP_Interrupt ausgelöst.
Beide Register sind nur beschreibbar. Der zu schreibende Wert ist beliebig.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
t
WCS
t
CRE
t
CDV
Description
t
RTC
t
RAP
81
t
WR
t
CWH
t
CAH
t
CDH
Min Max
1
2 ns
0 ns
5 ns 12 ns
40 ns
17 ns 23 ns
0 ns
0 ns
0 ns
0 ns
25 ns
ERTEC 200 Handbuch
Version 1.1.2