Herunterladen Inhalt Inhalt Diese Seite drucken

Siemens ERTEC 200 Handbuch Seite 61

Enhanced real-time ethernet controller
Inhaltsverzeichnis

Werbung

M_LOCK_CTRL
Beschreibung
AHB-Master-Lock-Enable. Master-selektive Freigabe der AHB-Lock-Funktionalität.
Bit-Nr
Name
31:4
Reserviert
3
Reserviert
2
Reserviert
1
Reserviert
0
Reserviert
ARM9_CTRL
Beschreibung
Kontrolle von ARM9-Inputs, die nicht von externen Pins zugänglich sind.
Dieses Register ist nur schreibbar, wenn das Write-Enable-Bit im ARM9_WE-Register gesetzt
ist. Dieses Register darf nur zu Debug-Zwecken verändert werden!
Bit-Nr
Name
31:14
Reserviert
13
BIGENDIAN
12
DISABLE_GATE_THE
CLK
11
DBGEN
10
MICEBYPASS
9
INITRAM
8:0
SYSOPT[8:0]
ARM9_WE
Beschreibung
Schreibschutz-Register für das Register ARM9_CTRL.
Bit-Nr
Name
31:1
----
0
WE_ARM9_CTRL
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
R/W
Addr.: 0x4000_264C
Beschreibung
Reserviert
Select Arbitrierungs-Algorithmus für AHB-Arbiter (ARB_MODE):
0: Round-robin
1: feste Prioritätszuordnung
Dieses Bit sollte nicht verändert werden (Default: Round-robin)!
Lock-Enable AHB-Master IRT:
0: Lock disabled
1: Lock enabled
Lock-Enable AHB-Master LBU:
0: Lock disabled
1: Lock enabled
Lock-Enable AHB-Master ARM9:
0: Lock disabled
1: Lock enabled
R/W
Addr.: 0x4000_2650
Beschreibung
Reserviert
BIGENDIAN (nur lesbar)
DisableGateTheClk:
1: ARM9-Prozessor-Takt läuft frei
0: ARM9-Prozessor-Takt wird durch Wait-for-Interrupt
angehalten.
DBGEN: Enable des embedded ARM9-Debuggers
1: Debugger ist enabled.
0: Debugger ist disabled.
MICEBYPASS: Bypass der TCK-Synchronisation auf den ARM9-Takt.
0: TCK wird auf ARM9-Takt synchronisiert
1: TCK wird nicht auf ARM9-Takt synchronisiert.
INITRAM: zeigt an, ob die TCMs nach (SW-)Reset freigegeben sind.
1: TCMs enabled
0: TCMs disabled
Dieses Bit wird nur durch den externen Reset RESET_N zurückgesetzt. SW-
und Watchdog-Reset haben keine Wirkung auf dieses Bit.
ETM-Option SYSOPT(8:0): zeigt die implementierten ETM-Optionen an.
Default-Wert: 139H
R/W
Addr.: 0x4000_2654
Beschreibung
Reserviert
Write Enable für Register ARM9_CTRL
1: ARM9_CTRL ist beschreibbar.
0: ARM9_CTRL ist nur lesbar.
61
Default: 0x0000_0000
Default: 0x0000_1939
Default: 0x0000_0000
ERTEC 200 Handbuch
Version 1.1.2

Werbung

Inhaltsverzeichnis
loading

Inhaltsverzeichnis