Inhaltsverzeichnis
Werbung
Die Baud-Raten-Generierung wird vom internen APB-Takt 50 MHz abgeleitet. Die daraus resultierenden Abweichungen
zu den verwendeten Norm-Baudraten sind so gering, daß eine sichere Datenübertragung erreicht wird.
Die Baud-Rate wird nach folgender Formel berechnet:
F
UARTCLK
BR = -----------------------------
(BAUDDIV+1) x 16
Daraus ergibt sich folgende Fehlertoleranzberechnung:
(BR –BRI)
E
= ----------------- x 100%
p
BRI
Aus der nachfolgenden Tabelle sind die zu den Baudraten einzustellenden Baudraten-Werte und die Abweichungen
von den Norm-Baudraten aufgelistet. Dabei liegen die prozentuallen Fehler innerhalb des Baud-Rate-Toleranzbereiches.
Der UART kann auch als BOOT-Medium verwendet werden, wenn z.B. Funktionen von einem externen PC in den
ERTEC 200 geladen und ausgeführt werden sollen. Die Selektion des BOOT-Mediums erfolgt durch die Eingänge
BOOT[3:0] während der aktiven Reset-Phase.
Die Einstellung der UART-Signalpins und das Laden des Programm-Codes wird dann vom BOOT-Lader übernommen.
Es wird dabei die „Boot-Strap-Loader" Funktionalität eingesetzt.
Wird der UART anwenderseitig nicht genutzt, so kann er auch als Debugschnittstelle benutzt werden.
4.6.1
Adressbelegung UART-Register
Die UART-Register sind 8-Bit breit.
Register-Name
Offsetadresse
UARTDR
UARTRSR/UARTECR
UARTLCR_H
UARTLCR_M
UARTLCR_L
UARTCR
UARTFR
UARTIIR/UARTICR
UARTILPR
0x0024 - 0x003C
0x0040 - 0x0098
0x009C - 0x00FF
Tabelle 14: Übersicht UART-Register
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
bzw.
BAUDDIV = (-----------------------------) - 1
wobei BRI die ideale Baud-Rate ist.
BRI
BAUDDIV
115200
26
76800
40
57600
53
38400
80
19200
162
14400
216
9600
325
2400
1301
1200
2603
110
28408
Tabelle 13: Baudraten UART bei F
UART
(Start 0x4000_2300)
Adressbereich
0x0000
1 Byte
0x0004
1 Byte
0x0008
1 Byte
0x000C
1 Byte
0x0010
1 Byte
0x0014
1 Byte
0x0018
1 Byte
0x001C
1 Byte
0x0020
1 Byte
F
UARTCLK
BR x 16
BR
E
%
P
BB
BB
115740
+0,47
76219
-0,76
57870
+0,47
38580
+0,47
19171
-0,15
14400.9
+0,006
9585.9
-0,15
2400.15
+0,006
1200.077
+0,006
110.0004
+0.0003
=50 MHz
UARTCLK
BB
BB
Zugriff
Default
R/W
0x--
Daten lesen/schreiben vom Interface
R/W
0x00
R/W
0x00
R/W
0x00
Line Control Register Middle-Byte
R/W
0x00
R/W
0x00
R
0x9-
R/W
0x00
IrDA Low Power Counter Register
R/W
0x00
(wird im ERTEC400 nicht unterstützt)
48
Beschreibung
Receive Status Register (Read)
Error Clear Register (Write)
Line Control Register High-Byte
Line Control Register Low-Byte
Control Register
Flag Register
Int-Identifikation Register (Read)
Interrupt Clear Register (Write)
Reserviert
Reserved for Test Purposes
Reserved for Future Extension
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
