Inhaltsverzeichnis
Werbung
QVZ_AHB_CTRL
Beschreibung
Kontroll-Signale einer Fehladressierung am Multi-Layer-AHB
Bit-Nr
Name
31:7
Reserviert
6:4
HBURST
3:1
HSIZE
0
HWRITE
QVZ_AHB_M
Beschreibung
Masterkennung einer Fehladressierung am Multi-Layer-AHB
Bit-Nr
Name
31:4
Reserviert
3
QVZ_AHB_DMA
2
QVZ_AHB_IRT
1
QVZ_AHB_LBU
0
QVZ_AHB_ARM946
QVZ_APB_ADR
Beschreibung
Adresse einer Fehladressierung am APB
Bit-Nr
Name
31:0
QVZ_APB_ADR
QVZ_EMIF_ADR
Beschreibung
Adresse die zum QVZ am EMIF führte
Bit-Nr
Name
31:0
QVZ_EMIF_ADR
MEM_SWAP
Beschreibung
Memory Swapping in Segment 0 auf dem AHB (ROM, EMIF-SDRAM, EMIF-Standard-Memory)
Bit-Nr
Name
31:2
Reserviert
1:0
MEM_SWAP
Das MEM_SWAP Register darf nicht auf den Wert 0x3 eingestellt werden. Diese Einstellung wird nicht unterstützt.
Um den I-Cache zu locken und eine Interrupt-Vektor-Tabelle bei Adresse 0x0 einzublenden ist die Einstellung "Cache
Lockdown" im CP15 Register 9 des ARM946E-S zu verwenden.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
R
Addr.: 0x4000_262C
Beschreibung
Reserviert
HBURST
HSIZE
HWRITE
0: HREAD
1: HWRITE
R
Addr.: 0x4000_2630
Beschreibung
Reserviert
DMA
IRT
LBU
ARM946
R
Addr.: 0x4000_2634
Beschreibung
Adresse
R
Addr.: 0x4000_2638
Beschreibung
Adresse
R/W
Addr.: 0x4000_2644
Beschreibung
Reserviert
Auswahl des Speichers in Segment 0 auf dem AHB:
00: Boot-ROM ab Adr 0h
01: EMIF-SDRAM ab Adr 0h
10: EMIF-Standard-Memory ab Adr 0h
11: Reserviert
60
Default: 0x0000_0000
Default: 0x0000_0000
Default: 0x0000_0000
Default: 0x0000_0000
Default: 0x0000_0000
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
