Inhaltsverzeichnis
Werbung
4.7
Synchrones Interface SPI
Im ERTEC 200 ist ein SPI-Interface implementiert. Die Eingänge und Ausgänge des SPI-Interface stehen als alternative
Funktion am GPIO-Port [23:16] zur Verfügung. Dazu müssen die IO's auf die entsprechenden Ein- bzw. Ausgänge und
die alternative Funktion parametriert werden (siehe Registerbeschreibung GPIO). Wenn das SPI Interface verwendet
wird, stehen die Pins nicht mehr als normale GPIO's zur Verfügung. Die Grundfrequenz für die interne Bit-Raten-
Generierung ist der APB-Takt mit 50 MHz. Die Datenbitbreite für Lesen/Schreiben ist 16-Bit.
Folgende Signalpins stehen für das SPI-Interface am ERTEC 200 zur Verfügung:
Sendeleitung
•
Empfangsleitung
•
Taktleitung
•
Enables
•
SFR's
•
Das SPI-Interface ist als ARM Prime Cell
nachzulesen. In der folgenden Abbildung ist der Aufbau des SPI-Macro dargestellt:
Abbildung 8: Blockschaltbild SPI
Das SPI-Interface untertstützt folgende Modi:
Motorola SPI- kompatibler Mode
•
Texas Instruments Synchrones Serielles Interface
•
National Semiconductor Microwire Interface
•
Das SPI-Interface besitzt folgende Merkmale:
Separate Sende- und Empfangs-FIFO für 8 Einträgen mit 16-Bit Datenbreite
•
Daten-Frame-Größe parametrierbar von 4 – 16 Bit
•
Parametrierbare Bit-Rate von
•
Das SPI Interface hat folgende Interruptquellen:
SSPINTR
•
SSPRORINTR
•
Beide Interrupts stehen am IRQ-Interrupt-Controller des ARM946E-S zur Verfügung.
Das SPI-Modul kann vom ARM946 oder vom internen DMA-Controller betrieben werden.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
1
SSPTXD
1
SSPRXD
2
SCLKIN/ SCLKOUT
2
SSPCTLOE/SSPOE
2
SFRMIN/SFRMOUT
TM
(PL021) Macros realisiert. Die genaue Beschreibung ist in Dokument /6/
PP
PP
769 Hz bis 25 MHz im Masterbetrieb
max. 4,16 MHz im Slavebetrieb
Sammelinterrupt
Overrun-Error-Interrupt
53
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
