Inhaltsverzeichnis
Werbung
Extended Config
Beschreibung
Einstellung weiterer Funktionalitäten
Bit-Nr
Name
31
Reserviert
30
TEST_1
29
TEST_2
28..26
Reserviert
25
ADB
24
ASDB
23..20
Reserviert
19
TEST_3
18
Reserviert
17..16
BURST_LENGTH
15
Reserviert
14
TRCD/TCD
13..9
Reserviert
8
SDSIZE
7
ATIRQ
6..0
Reserviert
Programmiervorschrift für EMIF-Register :
Zum richtigen Einstellen des SDRAM müssen die Werte für Burst_Length und SDRAM-Bank-Breite im Register
„Extended Config" zusammen passen. Die Bits müssen vor dem Auslösen des Kommandos „MODE-Register-SET"
eingestellt werden, sonst werden sie nicht in das SDRAM übertragen. Das Kommando Mode-Register-Set wird ausgelöst
durch beschreiben der Bits [15:8] des Registers SDRAM-Bank-Config wenn im Register SDRAM-Refresh-Control das
Bit 29 = 1 ist.
SDRAM 32Bit Datenbreite: Extended Config[8] = 0
Extended Config[17:16] = 11 Full Page, Read INCR_S Burst Length = 8
Extended Config[17:16] = 10 Full Page, Read INCR_S Burst Length = 4
Extended Config[17:16] = 00 Burst Length = 1
SDRAM 16Bit Datenbreite: Extended Config[8] = 1
Extended Config[17:16] = 11 Full Page, Read INCR_S Burst Length = 8
Extended Config[17:16] = 10 Full Page, Read INCR_S Burst Length = 4
Extended Config[17:16] = 01 Burst Length = 2
Alle anderen Einstellungen führen zu Fehlfunktionen
Das Kommando Mode Register Set wird durch Schreiben der Bits im Register SDRAM_Bank_Config[15:8] ausgelöst.
(Register SDRAM_Refresh-Control[29] =1)
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
W/R
Addr.: 0x7000_0020
Beschreibung
Reserviert
Test Mode 1
0: 200 us Delay nach System Reset (SDRAM Power Up)
1: Delay nach System Reset wird sofort beendet
Test Mode 2
0: normale Funktion
1: alle SDRAM-Zugriffe sind Misses
Reserviert
Active Data Bus
Nach jedem Zugriff auf das SDRAM wird Datenbus aktiv auf 1 getrieben, um
integrierte Pullups zu unterstützen.
Async. active Data Bus
Nach jedem Zugriff auf den async. Bereich wird Datenbus am Ende der
Hold-Phase aktiv auf 1 getrieben, um integrierte Pullups zu unterstützen.
Reserviert
Test Mode 3
0: normale Funktion
1: DTR_N = Test Output
Reserviert
SDRAM Burst Length
00: 1
01: 2
10: Full Page, Read INCR_S Burst Length = 4
11: Full Page, Read INCR_S Burst Length = 8
Reserviert
Zeit zwischen den SDRAM-Kommandos
Activate und Read/Write, Precharge und Activate
0: 1 AHB-Takte
1: 2 AHB-Takt
Reserviert
SDRAM Bank Size
0: 32-Bit Datenbus
1: 16-Bit Datenbus
0: QVZ-Watchdog für async. Zugriffe disabled
1: QVZ-Watchdog für async. Zugriffe enabled
Nach Ablaufen des Watchdogs (256 AHB-Takte) wird Interrupt ausgelöst. Bit
7 auf 0 setzen löscht Interrupt-Quelle.
Reserviert
73
Default: 0x0303_0000
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
