Inhaltsverzeichnis
Werbung
Segment
Contents
5
ARM-ICU
6
Not used
EMIF-Register
7
DMA-Register
8
9 - 15
Not used
Tabelle 34: Detaillierte Beschreibung der Speichersegmente
Note:
1. Der Zugriff auf IRT-Register und -KRAM sollte nur in den oben angegebenen Adressbereichen (ersten 2 MByte) erfolgen,
Ein Zugriff auf Bereiche innerhalb der 2 MB, die nicht von den IRT-Registern und dem KRAM belegt sind führen zu keinen
undefinierten Zugriff (Quittungsverzug). Die gelesenen bzw. geschriebenen Daten sind nicht gültig. Innerhalb des 8 MB großen
physikalischen Adressebereiches werden die 2 MByte-Bereiche zwar gespiegelt, jedoch mit verschiedenen Zugriffsarten:
2-4 MB Bereich für unaligned konsistente 16-Bit Zugriffe auf IRT
4-6 MB Bereich für unaligned konsistente 32-Bit Zugriffe auf IRT
6-8 MB Wird nicht unterstützt (liefert undefineirte Werte)
Der 8 MB große Adressbereich ist 32 mal innerhalb der 256MB gespiegelt.
2. Speicherbereiche sind entsprechend folgender Formel gespiegelt:
N =
--------------------------------------------
Speichergröße physikalisch
Bei Speichergröße physikalisch gilt immer die Grenzen von 2
Beispiel: Beim Watchdog ist die phsikalische Speichergröße 28 Bytes. Für die Berechnung der Anzahl N Spiegelungen werden
aber 32 Bytes genommen. Die Anzahl der Spiegelungen ist in diesem Fall N = 8. Ein Zugriff auf die 4 nicht genutzten Bytes
führt zu keinem Quittungsverzug, jedoch sind die gelesen bzw. geschriebenen Werte nicht definiert.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
Größe
256 MB
256 MB
256 MB
256 MB
1,75 GB
Speichergröße
Adressbereich
ARM – Interrupt-Controller
5000_0000-
128 Byte physikalisch
5FFF_FFFF
Note2
6000_0000-
6FFF_FFFF
Steuer-Register für external Memory-Interface
7000_0000-
64 Byte physikalisch
7FFF_FFFF
Note2
DMA-Controller
8000_0000-
16 Byte physikalisch
FFFF_FFFF
Note2
9000_0000-
FFFF_FFFF
n
(2, 4, 8 ... 128, 256 usw.)
92
Beschreibung
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
