Phoenix Contact IBS PCI DDK UM Anwenderhandbuch Seite 54

IBS PCI DDK UM
2-34
2.3.4.8 Clear-Status-Bit-x-Register
Die Clear-Status-Bit-x-Register dienen dem Zurücksetzen bestimmter Si-
gnale, die zwischen den Nodes gesendet werden. Jeder Node hat ein ei-
genes Clear-Status-Bit-x-Register, d. h. bei einem vollständigen MPM gibt
es vier Clear-Status-Bit-x Register.
Bild 2-24 Bitbelegung der Clear-Status-Bit-x-Register
Tabelle 2-11 Adressen der Clear-Status-Bit-x-Register
Adresse Register
3FA8 Clear-Status-Bit 0
hex
3FAA Clear-Status-Bit 1
hex
3FAC Clear-Status-Bit 2
hex
3FAE Clear-Status-Bit 3
hex
Wie aus Bild 2-24 ersichtlich ist, lassen sich mit dem Clear-Status-Bit-x-
Register folgende Signale zurücksetzen:
– MPM-Timeout
– Sync-Signal
– Status-Sys-Fail-Signal
Für jedes zurückzusetzende Signal ist an der entsprechenden Bitposition
eine "1" einzutragen. Dadurch können die Signale einzeln oder auch meh-
rere gleichzeitig zurückgesetzt werden.
6189A