Inhaltsverzeichnis
Werbung
IBS PCI DDK UM
Schreibzugriff
2-12
vorbestimmten Zeit nicht zurückgesetzt. In diesem Fall wird der Interrupt
SRQ2L(0) generiert. Die LED HF auf der Anschaltbaugruppe signalisiert
einen Sysfail des Host-Systems. Dieses Bit bleibt gesetzt, bis WDT_Clear
gesetzt oder der Timer neu gestartet wird. Das eingestellte Zeitintervall
WDT_Interval lässt sich zurücklesen.
2.2.2.4
Reset_Control_Host
Bild 2-7
Aufbau des Reset_Control_Host-Registers bei einem
Schreibzugriff
Durch Beschreiben des Reset-Bit-Feldes mit dem Bitmuster in Tabelle 2-5
wird ein Reset des Masters der Anschaltbaugruppe ausgelöst. Das bedeu-
tet, dass sowohl die Firmware als auch der INTERBUS zurückgesetzt wer-
den. Nach einem Reset startet der Master einen Selbsttest mit Power On.
Das MPM wird nicht sofort mit einem Reset zurückgesetzt. Die Daten ver-
bleiben im MPM bis der Master das MPM während seiner Testroutine über-
prüft. Erst dann werden die Daten gelöscht und das Register zurückge-
setzt.
Tabelle 2-5
Bitmuster für Reset des Masters
D7
D6
D5
D4
D3
1
1
0
0
D2
D1
D0
1
0
1
0
6189A
Werbung
Kapitel
Inhaltsverzeichnis
